| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究背景及意义 | 第10页 |
| 1.2 智能故障诊断技术的国内外现状 | 第10-12页 |
| 1.3 课题的来源及主要研究内容 | 第12-14页 |
| 1.3.1 课题来源 | 第12页 |
| 1.3.2 主要研究内容 | 第12-14页 |
| 第2章 人工神经网络和 BP 算法的改进 | 第14-26页 |
| 2.1 神经网络原理 | 第14-17页 |
| 2.1.1 神经元及神经网络的结构 | 第14-17页 |
| 2.1.2 用于智能故障诊断的模型 | 第17页 |
| 2.2 BP 神经网络 | 第17-21页 |
| 2.2.1 BP 神经网络原理 | 第17-18页 |
| 2.2.2 BP 神经网络的具体算法实现 | 第18-20页 |
| 2.2.3 BP 神经网络用于智能故障诊断优点与不足 | 第20-21页 |
| 2.3 BP 算法的三种方法改进及仿真 | 第21-25页 |
| 2.3.1 学习速率自动调整优化方法 | 第21-22页 |
| 2.3.2 附加动量项的方法 | 第22页 |
| 2.3.3 LM(Levenberg-Marquardt)优化方法 | 第22-23页 |
| 2.3.4 三种改进算法的 MATLAB 仿真 | 第23-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第3章 BP 神经网络的遗传算法优化 | 第26-41页 |
| 3.1 遗传算法 | 第26-28页 |
| 3.2 训练样本集的设计 | 第28-32页 |
| 3.3 BP 神经网络结构的设计 | 第32-34页 |
| 3.4 遗传算法对 BP 神经网络权值及阈值的优化设计 | 第34-36页 |
| 3.5 BP 神经网络的训练 | 第36-40页 |
| 3.6 本章小结 | 第40-41页 |
| 第4章 智能故障诊断的 FPGA 设计 | 第41-57页 |
| 4.1 系统的总体设计 | 第41-42页 |
| 4.2 智能故障诊断系统的硬件设计 | 第42-45页 |
| 4.2.1 FPGA 的配置电路设计 | 第42-43页 |
| 4.2.2 A/D 采样电路设计 | 第43页 |
| 4.2.3 按键接口电路的设计 | 第43-44页 |
| 4.2.4 LCD 接口电路的设计 | 第44-45页 |
| 4.3 智能故障诊断系统的软件设计 | 第45-54页 |
| 4.3.1 A/D 采样控制模块设计 | 第45-46页 |
| 4.3.2 FIFO 模块设计 | 第46-47页 |
| 4.3.3 数据预处理模块设计 | 第47-49页 |
| 4.3.4 BP 神经网络的 FPGA 设计 | 第49-53页 |
| 4.3.5 LCD 显示驱动块的设计 | 第53-54页 |
| 4.4 故障诊断实例 | 第54-56页 |
| 4.5 本章小结 | 第56-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-62页 |
| 攻读学位期间发表的学术论文 | 第62-63页 |
| 致谢 | 第63页 |
