基于FPGA的误码率测试仪的设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题的研究目的及意义 | 第10-11页 |
| 1.2 误码率测试仪的国内外发展现状 | 第11-13页 |
| 1.3 本课题的主要研究内容 | 第13-15页 |
| 第2章 系统的总体方案设计 | 第15-22页 |
| 2.1 误码率测试基本原理 | 第15-16页 |
| 2.2 伪随机序列的原理及特点 | 第16-18页 |
| 2.3 FPGA 芯片选择 | 第18-19页 |
| 2.4 系统总体方案设计 | 第19-21页 |
| 2.5 本章小结 | 第21-22页 |
| 第3章 基本功能设计 | 第22-38页 |
| 3.1 码型发生单元设计 | 第22-26页 |
| 3.1.1 串行 m 序列生成模块 | 第22-24页 |
| 3.1.2 并行 m 序列生成模块 | 第24-26页 |
| 3.1.3 误码插入模块 | 第26页 |
| 3.2 误码检测单元设计 | 第26-34页 |
| 3.2.1 串行 m 序列同步信号提取 | 第27-28页 |
| 3.2.2 串行 m 序列的接收和误码统计 | 第28-30页 |
| 3.2.3 并行 m 序列同步码提取 | 第30-31页 |
| 3.2.4 并行 m 序列的接收和误码统计 | 第31-33页 |
| 3.2.5 误码捕捉功能设计 | 第33-34页 |
| 3.3 微处理器电路设计 | 第34-37页 |
| 3.3.1 主控 CPU 电路 | 第34-36页 |
| 3.3.2 USB 接口电路 | 第36页 |
| 3.3.3 串口通信与键盘显示接口电路 | 第36-37页 |
| 3.4 本章小结 | 第37-38页 |
| 第4章 扩展功能设计 | 第38-51页 |
| 4.1 抖动信号生成功能设计 | 第38-43页 |
| 4.1.1 NCO 原理 | 第38-39页 |
| 4.1.2 抖动产生的方法 | 第39-40页 |
| 4.1.3 电路设计 | 第40-43页 |
| 4.2 触发输出功能设计 | 第43-47页 |
| 4.2.1 时钟分频输出设计 | 第43-44页 |
| 4.2.2 脉宽可调的触发信号设计 | 第44-46页 |
| 4.2.3 时钟延迟输出设计 | 第46-47页 |
| 4.3 PCI Express 接口电路设计 | 第47-49页 |
| 4.4 QSFP 接口电路设计 | 第49-50页 |
| 4.5 本章小结 | 第50-51页 |
| 第5章 仿真验证 | 第51-57页 |
| 5.1 基本功能仿真验证 | 第51-54页 |
| 5.1.1 串行 m 序列生成仿真 | 第51-52页 |
| 5.1.2 串行 m 序列同步时钟提取仿真 | 第52页 |
| 5.1.3 并行 m 序列生成仿真 | 第52-53页 |
| 5.1.4 误码插入模块仿真 | 第53-54页 |
| 5.2 扩展功能仿真 | 第54-56页 |
| 5.2.1 时钟分频输出仿真 | 第54-55页 |
| 5.2.2 脉宽可调的触发信号仿真 | 第55页 |
| 5.2.3 时钟延迟输出仿真 | 第55-56页 |
| 5.3 系统抖动分析及优化措施 | 第56页 |
| 5.4 本章小结 | 第56-57页 |
| 结论 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 攻读硕士期间的学术成果 | 第62-63页 |
| 致谢 | 第63页 |
