可扩展、周期精确、快速多核模拟器研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 图目录 | 第7-9页 |
| 表目录 | 第9-10页 |
| 第1章 引言 | 第10-14页 |
| 1.1 背景 | 第10-11页 |
| 1.2 本文工作及贡献 | 第11-12页 |
| 1.3 本文组织结构 | 第12-14页 |
| 第2章 模拟器概述 | 第14-21页 |
| 2.1 模拟器的概念 | 第14页 |
| 2.2 模拟器的分类 | 第14-16页 |
| 2.3 模拟器的功能模拟模型和时序模拟模型 | 第16-17页 |
| 2.4 功能模拟模型和时序模拟模型的组织方式 | 第17-19页 |
| 2.5 主流多核模拟器 | 第19-20页 |
| 2.6 本章小结 | 第20-21页 |
| 第3章 紧耦合周期精确模拟器分析 | 第21-36页 |
| 3.1 紧耦合模拟器结构 | 第21-22页 |
| 3.2 紧耦合模拟器简要分析 | 第22-34页 |
| 3.3 紧耦合模拟器的局限性 | 第34-35页 |
| 3.4 本章小结 | 第35-36页 |
| 第4章 模拟器精确性影响因素分析 | 第36-42页 |
| 4.1. 分支预测错误 | 第36-37页 |
| 4.2. 共享数据的访问顺序出错 | 第37页 |
| 4.3. 中断和异常的处理 | 第37页 |
| 4.4. 共享页表的访问顺序出错 | 第37-38页 |
| 4.5. 各因素影响分析 | 第38-41页 |
| 4.6. 本章小结 | 第41-42页 |
| 第5章 松耦合周期精确模拟器设计 | 第42-56页 |
| 5.1. 设计概要 | 第42-44页 |
| 5.2. 错误路径模块 | 第44-46页 |
| 5.3. 共享内存访问模块 | 第46-50页 |
| 5.4. 共享页表访问顺序模块 | 第50-51页 |
| 5.5. 通用接口设计 | 第51-54页 |
| 5.6. 并行加速设计 | 第54-55页 |
| 5.7. 本章小结 | 第55-56页 |
| 第6章 TRANSFORMER实现 | 第56-65页 |
| 6.1 错误路径模块实现 | 第56-58页 |
| 6.2 共享内存访问模块实现 | 第58-62页 |
| 6.3 共享页表不命中实现 | 第62-63页 |
| 6.4 并行加速实现 | 第63页 |
| 6.5 本章小结 | 第63-65页 |
| 第7章 实验评估 | 第65-75页 |
| 7.1. 实验环境 | 第65-66页 |
| 7.2. 精确性因素出现频率测试 | 第66-68页 |
| 7.3. 精确性因素影响测试 | 第68-70页 |
| 7.4. 新功能/时序模拟模型扩展评估 | 第70-72页 |
| 7.5. 性能加速评估 | 第72-73页 |
| 7.6. 本章小结 | 第73-75页 |
| 第8章 相关工作 | 第75-79页 |
| 8.1. 全系统多核模拟器的相关工作 | 第75页 |
| 8.2. 松耦合结构模拟器的相关工作 | 第75-76页 |
| 8.3. 模拟器加速的相关工作 | 第76-79页 |
| 第9章 总结 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 后记 | 第84-85页 |
