| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·课题研究现状及本文的研究意义 | 第9-11页 |
| ·课题任务 | 第11-12页 |
| ·本文结构安排 | 第12-13页 |
| 第二章 数字图形I/O 的总体方案设计 | 第13-21页 |
| ·数字图形I/O 模块的性能指标要求 | 第13-14页 |
| ·数字图形I/O 模块的性能指标可行性分析 | 第14-15页 |
| ·数字图形I/O 模块的数据域测试平台简介 | 第15-17页 |
| ·数字图形I/O 模块工作模式简介 | 第17页 |
| ·CPCI 总线数字图形I/O 整体框架构思与总体方案组成 | 第17-21页 |
| 第三章 CPCI 总线的数字图形I/O 硬件设计 | 第21-42页 |
| ·CPCI 总线接口设计 | 第21-25页 |
| ·CPCI 总线简介 | 第21-22页 |
| ·CPCI 总线接口芯片 PCI9030 简介 | 第22-23页 |
| ·CPCI 总线配置寄存器 | 第23-25页 |
| ·FPGA 硬件电路设计 | 第25-30页 |
| ·FPGA 芯片选型 | 第25-26页 |
| ·FPGA 外围电路设计 | 第26-29页 |
| ·FPGA 配置电路设计 | 第29-30页 |
| ·SRAM 静态存储器电路设计 | 第30-35页 |
| ·SRAM 静态存储器原理简介 | 第31-33页 |
| ·SRAM 芯片简介 | 第33-35页 |
| ·SRAM 电路设计 | 第35页 |
| ·数字图形I/O 双向电平驱动电路设计 | 第35-38页 |
| ·双向电平驱动芯片简介 | 第36-37页 |
| ·双向电平驱动电路设计 | 第37-38页 |
| ·数字图形I/O 电源电路设计 | 第38-40页 |
| ·电路板抗干扰设计与实现 | 第40-42页 |
| ·电源、地线的处理 | 第40页 |
| ·信号完整性问题处理 | 第40-42页 |
| 第四章 CPCI 总线的数字图形I/O 逻辑设计 | 第42-61页 |
| ·CPCI 总线接口逻辑设计 | 第42-43页 |
| ·CPCI 总线地址译码设计 | 第43-44页 |
| ·写信号边沿检测电路设计 | 第43-44页 |
| ·地址译码设计 | 第44页 |
| ·数据存储与读取功能设计 | 第44-47页 |
| ·FPGA 双向总线设计 | 第45-46页 |
| ·CPCI 总线读写外部SRAM 逻辑设计 | 第46-47页 |
| ·数据发送与数据采集功能设计 | 第47-61页 |
| ·数字锁相环介绍 | 第47-49页 |
| ·SRAM 快速读、写信号时序设计 | 第49-50页 |
| ·任意模时钟分频模块设计 | 第50-52页 |
| ·SRAM 地址计数模块设计 | 第52-58页 |
| ·地址计数模块存储深度设置电路设计 | 第54-56页 |
| ·地址计数模块单次计数模块电路设计 | 第56-57页 |
| ·地址计数模块使能选择电路设计 | 第57-58页 |
| ·数据采集触发电路设计 | 第58-61页 |
| ·触发电路设计 | 第58-60页 |
| ·触发通道选择设计 | 第60-61页 |
| 第五章 CPCI 总线的数字图形I/O 模块调试与验证 | 第61-71页 |
| ·数字图形I/O 硬件调试 | 第61-62页 |
| ·数字图形I/O 功能测试与验证 | 第62-67页 |
| ·板卡调试过程中的问题及解决方法 | 第67-71页 |
| 第六章 结论 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 附录 | 第75-77页 |
| 攻硕期间取得的成果 | 第77-78页 |