| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 引言 | 第10-12页 |
| 1 绪论 | 第12-16页 |
| 1.1 研究背景 | 第12-14页 |
| 1.2 研究意义 | 第14页 |
| 1.3 本论文研究内容及论文结构 | 第14-16页 |
| 2 FinFET器件和电路性能指标 | 第16-23页 |
| 2.1 FinFET同栅器件和FinFET分栅器件 | 第16-17页 |
| 2.2 双阈值FinFET分栅模型 | 第17-18页 |
| 2.3 FinFET使用模式 | 第18页 |
| 2.4 电路性能指标 | 第18-22页 |
| 2.4.1 面积 | 第18-19页 |
| 2.4.2 延时 | 第19页 |
| 2.4.3 功耗 | 第19-21页 |
| 2.4.4 功耗延时积 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 3 全加器的研究 | 第23-33页 |
| 3.1 全加器原理 | 第23-24页 |
| 3.2 已有的逻辑风格全加器回顾 | 第24-31页 |
| 3.2.1 FinFET同栅器件互补对称逻辑 | 第25-26页 |
| 3.2.2 FinFET同栅器件传输管逻辑 | 第26-27页 |
| 3.2.3 FinFET同栅器件传输门逻辑 | 第27-28页 |
| 3.2.4 FinFET同栅器件差分逻辑 | 第28页 |
| 3.2.5 FinFET同栅器件双值逻辑 | 第28-29页 |
| 3.2.6 FinFET同栅器件M4结构混合逻辑 | 第29-31页 |
| 3.2.7 一位全加器比较分析 | 第31页 |
| 3.3 本章小结 | 第31-33页 |
| 4 M3结构混合逻辑一位全加器的研究 | 第33-56页 |
| 4.1 M3结构框图 | 第33-35页 |
| 4.2 模块 1:XOR/XNOR电路 | 第35-39页 |
| 4.2.1 模块1电路实现方式 | 第35-38页 |
| 4.2.2 模块1仿真环境 | 第38页 |
| 4.2.3 模块1仿真结果 | 第38-39页 |
| 4.3 模块 2：XOR电路 | 第39-42页 |
| 4.3.1 模块2电路实现方式 | 第39-41页 |
| 4.3.2 模块2仿真环境 | 第41页 |
| 4.3.3 模块2仿真结果 | 第41-42页 |
| 4.4 模块 3：MUX电路 | 第42-44页 |
| 4.4.1 模块3电路实现方式 | 第42-43页 |
| 4.4.2 模块3仿真环境 | 第43页 |
| 4.4.3 模块3仿真结果 | 第43-44页 |
| 4.5 基于FinFET器件M3结构混合逻辑的搭建 | 第44-48页 |
| 4.5.1 传统的基于FinFET同栅器件M3结构一位全加器的搭建 | 第44-45页 |
| 4.5.2 新型的基于FinFET器件M3结构混合逻辑一位全加器的搭建 | 第45-48页 |
| 4.6 仿真、对比及数据分析 | 第48-54页 |
| 4.7 本章小结 | 第54-56页 |
| 5 新结构一位全加器与已有全加器的比较 | 第56-60页 |
| 5.1 仿真环境 | 第56页 |
| 5.2 仿真结果对比 | 第56-59页 |
| 5.3 本章小结 | 第59-60页 |
| 6 结论 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 在学研究成果 | 第66-67页 |
| 致谢 | 第67页 |
