| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 引言 | 第13-19页 |
| 1.1 课题研究背景 | 第13页 |
| 1.2 国内外研究现状和发展趋势 | 第13-16页 |
| 1.2.1 国内外研究现状 | 第13-15页 |
| 1.2.2 国内外发展趋势 | 第15-16页 |
| 1.3 研究意义和应用价值 | 第16页 |
| 1.4 研究内容及章节安排 | 第16-17页 |
| 1.4.1 研究内容 | 第16-17页 |
| 1.4.2 章节安排 | 第17页 |
| 1.5 本章小结 | 第17-19页 |
| 2 辐射成像理论与系统方案设计 | 第19-27页 |
| 2.1 辐射成像理论 | 第19-22页 |
| 2.1.1 辐射成像原理 | 第19页 |
| 2.1.2 X射线成像探测器原理 | 第19-20页 |
| 2.1.3 阵列探测器归一化校正 | 第20-22页 |
| 2.1.4 图像滤波处理 | 第22页 |
| 2.2 辐射成像采集系统方案设计 | 第22-25页 |
| 2.2.1 辐射成像采集系统结构 | 第22页 |
| 2.2.2 辐射成像采集系统框架设计 | 第22-23页 |
| 2.2.3 阵列探测器方案选择 | 第23页 |
| 2.2.4 积分放大电路方案选择 | 第23-24页 |
| 2.2.5 数据采集模块连接方案设计 | 第24-25页 |
| 2.2.6 系统电源方案设计 | 第25页 |
| 2.3 本章小结 | 第25-27页 |
| 3 辐射成像采集系统硬件设计 | 第27-47页 |
| 3.1 系统硬件框架设计 | 第27-28页 |
| 3.2 阵列探测器简介 | 第28页 |
| 3.3 滤波放大电路设计 | 第28-31页 |
| 3.3.1 前置放大电路设计思路 | 第28-29页 |
| 3.3.2 滤波放大芯片选型 | 第29-30页 |
| 3.3.3 前置放大滤波电路设计 | 第30-31页 |
| 3.4 积分变换电路设计 | 第31-34页 |
| 3.4.1 芯片选型 | 第31-32页 |
| 3.4.2 ADR421概述 | 第32-33页 |
| 3.4.3 DDC114应用电路设计 | 第33-34页 |
| 3.5 LVDS接口电路设计 | 第34-38页 |
| 3.5.1 LVDS接口技术概述 | 第34-35页 |
| 3.5.2 LVDS接口芯片选型 | 第35-37页 |
| 3.5.3 LVDS接口电路设计 | 第37-38页 |
| 3.5.4 LVDS布线设计原则 | 第38页 |
| 3.6 VGA接口电路设计 | 第38-40页 |
| 3.6.1 ADV7123简介 | 第38-39页 |
| 3.6.2 D-Sub接口简介 | 第39-40页 |
| 3.6.3 VGA显示电路设计 | 第40页 |
| 3.7 FPGA控制单元简介 | 第40-42页 |
| 3.7.1 FPGA概述 | 第40-41页 |
| 3.7.2 FPGA的结构与原理 | 第41-42页 |
| 3.8 FPGA配置电路 | 第42-44页 |
| 3.9 FPGA采集模块电源设计 | 第44-45页 |
| 3.10 系统主电源设计 | 第45-46页 |
| 3.10.1 主电源电路设计分析 | 第45页 |
| 3.10.2 主电源电路设计 | 第45-46页 |
| 3.11 本章小结 | 第46-47页 |
| 4 辐射成像采集系统FPGA内核设计 | 第47-66页 |
| 4.1 系统FPGA开发简介 | 第47-49页 |
| 4.1.1 FPGA的开发工具简介 | 第47页 |
| 4.1.2 系统FPGA设计与开发流程 | 第47-48页 |
| 4.1.3 SignalTap II在线调试流程 | 第48-49页 |
| 4.2 FPGA辐射成像采集系统结构 | 第49-50页 |
| 4.3 积分变换模块设计 | 第50-53页 |
| 4.3.1 积分变换时序设计流程 | 第50-51页 |
| 4.3.2 积分变换时序控制逻辑设计 | 第51-53页 |
| 4.3.3 积分变换时序控制Signal Tap II验证 | 第53页 |
| 4.4 LVDS模块设计 | 第53-55页 |
| 4.4.1 LVDS传输控制逻辑设计 | 第53-55页 |
| 4.4.2 LVDS传输控制Signal Tap II验证 | 第55页 |
| 4.5 RAM存储块设计 | 第55-57页 |
| 4.6 RAM控制模块设计 | 第57-61页 |
| 4.6.1 RAM控制器设计流程 | 第57-58页 |
| 4.6.2 RAM控制器逻辑电路设计 | 第58-60页 |
| 4.6.3 RAM时序控制Signal Tap II验证 | 第60-61页 |
| 4.7 VGA控制模块设计 | 第61-65页 |
| 4.7.1 VGA显示原理 | 第61-62页 |
| 4.7.2 VGA控制器设计流程 | 第62-63页 |
| 4.7.3 VGA控制器逻辑设计 | 第63-65页 |
| 4.7.4 VGA时序Signal Tap II验证 | 第65页 |
| 4.8 本章小结 | 第65-66页 |
| 5 阵列探测器电路调试分析与测试结果 | 第66-76页 |
| 5.1 试验平台 | 第66-67页 |
| 5.1.1 试验环境 | 第66页 |
| 5.1.2 试验仪器设备 | 第66页 |
| 5.1.3 试验平台的搭建 | 第66-67页 |
| 5.2 脉冲信号提取分析与结果 | 第67-68页 |
| 5.3 滤波成形电路分析与测试 | 第68-70页 |
| 5.3.1 滤波成形电路分析 | 第68页 |
| 5.3.2 滤波成形测试结果 | 第68-69页 |
| 5.3.3“极—零”补偿调试分析 | 第69-70页 |
| 5.3.4“极—零”补偿测试结果 | 第70页 |
| 5.4 基线恢复调试分析与测试结果 | 第70-72页 |
| 5.4.1 基线恢复调试分析 | 第70-71页 |
| 5.4.2 基线恢复测试结果 | 第71-72页 |
| 5.5 滑动均值滤波分析与测试结果 | 第72-73页 |
| 5.6 探测器主电源调试分析与测试结果 | 第73-75页 |
| 5.6.1 探测器主电源调试分析 | 第73-74页 |
| 5.6.2 探测器主电源性能测试结果 | 第74-75页 |
| 5.7 本章小结 | 第75-76页 |
| 6 辐射成像处理算法设计与实现 | 第76-84页 |
| 6.1 双线性内插算法的建模 | 第76-77页 |
| 6.2 双线性内插算法软件编程 | 第77-80页 |
| 6.3 线性插值算法验证测试 | 第80-83页 |
| 6.3.1 实验目的 | 第80页 |
| 6.3.2 实验方法 | 第80-81页 |
| 6.3.3 实验结果与分析 | 第81-83页 |
| 6.4 本章小结 | 第83-84页 |
| 7 总结与展望 | 第84-86页 |
| 7.1 论文总结 | 第84页 |
| 7.2 工作展望 | 第84-86页 |
| 致谢 | 第86-88页 |
| 参考文献 | 第88-90页 |
| 攻读硕士学位期间发表的论文和获得的科研成果 | 第90页 |
