| 摘要 | 第1-6页 |
| ABSTRACT | 第6-16页 |
| 第一章 绪论 | 第16-30页 |
| ·片上网络概述 | 第16-18页 |
| ·三维片上网络及其关键问题 | 第18-24页 |
| ·三维结构片上网络 | 第18-19页 |
| ·三维片上网络设计面临的挑战 | 第19-20页 |
| ·三维拓扑结构设计问题 | 第20-21页 |
| ·三维片上网络容错问题 | 第21-22页 |
| ·片上网络设计流程 | 第22-24页 |
| ·相关问题国内外研究现状 | 第24-27页 |
| ·三维拓扑结构研究现状 | 第24-26页 |
| ·容错机制研究现状 | 第26-27页 |
| ·论文的主要研究内容 | 第27-28页 |
| ·论文的组织结构 | 第28-30页 |
| 第二章 三维片上网络拓扑性能评估与比较 | 第30-48页 |
| ·典型的三维片上网络拓扑结构 | 第30-33页 |
| ·基于 Mesh 的三维拓扑结构 | 第30-31页 |
| ·毛发式三维拓扑结构 | 第31-32页 |
| ·树型三维拓扑结构 | 第32页 |
| ·非规则自定义三维拓扑结构 | 第32-33页 |
| ·三维片上网络性能评估模型 | 第33-37页 |
| ·延时评估模型 | 第33-35页 |
| ·功耗评估模型 | 第35-37页 |
| ·基于 Noxim 的三维拓扑结构仿真环境设计 | 第37-41页 |
| ·Noxim 软件仿真平台运行结构 | 第37-38页 |
| ·数据包结构设计 | 第38-39页 |
| ·资源节点组件设计 | 第39-40页 |
| ·路由单元组件设计 | 第40-41页 |
| ·拓扑生成与参数配置模块设计 | 第41页 |
| ·实验结果与性能分析 | 第41-47页 |
| ·仿真实验环境建立 | 第41-42页 |
| ·拓扑吞吐量性能分析 | 第42-44页 |
| ·拓扑延时分析 | 第44-45页 |
| ·拓扑功耗分析 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第三章 延时优化的三维片上网络拓扑结构 | 第48-65页 |
| ·相关研究工作 | 第48-49页 |
| ·3D-Spidergon 拓扑结构 | 第49-56页 |
| ·Spidergon 拓扑结构 | 第49-50页 |
| ·3D-Spidergon 拓扑原型 | 第50-51页 |
| ·3D-Spidergon 拓扑生成方法 | 第51-55页 |
| ·3D-Spidergon 拓扑网络特性分析 | 第55-56页 |
| ·基于 3D-Spidergon 的自适应路由算法 | 第56-60页 |
| ·路由算法流程 | 第56-58页 |
| ·路由算法的死锁避免 | 第58-60页 |
| ·拓扑性能验证 | 第60-64页 |
| ·实验环境建立 | 第60页 |
| ·不同规模拓扑性能分析 | 第60-61页 |
| ·拓扑延时性能分析 | 第61-63页 |
| ·拓扑功耗性能分析 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第四章 混合型三维片上网络拓扑结构生成方法 | 第65-82页 |
| ·混合型三维拓扑结构及相关研究工作 | 第65-67页 |
| ·基于伪令牌的片上网络垂直总线 | 第67-71页 |
| ·基于伪令牌的垂直总线接入机制 | 第67-69页 |
| ·基于伪令牌的垂直总线结构设计 | 第69-71页 |
| ·水平子层拓扑生成算法 | 第71-76页 |
| ·水平子层设计原型 | 第71-72页 |
| ·水平子层拓扑设计约束 | 第72-73页 |
| ·水平子层生成算法 | 第73-75页 |
| ·长连线性能分析 | 第75-76页 |
| ·防拥塞的自适应路由算法 | 第76-78页 |
| ·基于路由表的路由算法 | 第76-77页 |
| ·防拥塞路由算法实现 | 第77-78页 |
| ·拓扑性能仿真与分析 | 第78-81页 |
| ·实验环境建立 | 第78-79页 |
| ·系统延时分析 | 第79-80页 |
| ·系统功耗分析 | 第80-81页 |
| ·本章小结 | 第81-82页 |
| 第五章 基于 3D-Mesh 结构的容错路由算法 DPRA | 第82-99页 |
| ·相关研究工作 | 第82-83页 |
| ·故障块与绕道列表描述 | 第83-86页 |
| ·故障块定义规则 | 第84-85页 |
| ·绕道路径列表 | 第85-86页 |
| ·故障块建立与绕道列表生成算法 | 第86-89页 |
| ·绕道路径生成 | 第86-87页 |
| ·绕道重叠路径生成 | 第87-89页 |
| ·绕道容错路由算法 DPRA | 第89-93页 |
| ·垂直方向路由 | 第89-91页 |
| ·水平方向路由 | 第91-92页 |
| ·绕道路由算法示例 | 第92-93页 |
| ·算法无死锁证明 | 第93-95页 |
| ·算法死锁避免条件 | 第93-94页 |
| ·算法死锁避免证明 | 第94-95页 |
| ·算法性能仿真与分析 | 第95-98页 |
| ·算法数据到达率分析 | 第95-96页 |
| ·算法延时性能分析 | 第96-97页 |
| ·算法功耗性能分析 | 第97-98页 |
| ·本章小结 | 第98-99页 |
| 第六章 防串扰的容错联合编码方案 CAJC | 第99-123页 |
| ·相关研究工作 | 第99-100页 |
| ·深亚微米互连线评估模型 | 第100-103页 |
| ·互连线延时模型 | 第100-102页 |
| ·互连线功耗模型 | 第102-103页 |
| ·互连线误码率模型 | 第103页 |
| ·容错联合编码方案 CAJC | 第103-111页 |
| ·联合编码框架 | 第103-104页 |
| ·非线性防串扰编码 | 第104-109页 |
| ·低功耗编码 | 第109-110页 |
| ·错误校验编码与线性防串扰编码 | 第110-111页 |
| ·容错联合编解码器的硬件实现 | 第111-113页 |
| ·非线性防串扰编解码器的硬件实现 | 第111-112页 |
| ·低功耗编解码器的硬件实现 | 第112-113页 |
| ·基于联合编码的容错路由单元设计 | 第113-117页 |
| ·容错路由单元结构设计方案 | 第113-114页 |
| ·容错路由单元延时比较 | 第114-116页 |
| ·容错路由单元功耗比较 | 第116-117页 |
| ·联合编码方案性能分析 | 第117-122页 |
| ·联合编码实验方案 | 第117页 |
| ·位宽固定条件下联合编码性能分析 | 第117-118页 |
| ·联合编码延时分析 | 第118-120页 |
| ·联合编码功耗分析 | 第120-122页 |
| ·本章小结 | 第122-123页 |
| 第七章 总结与展望 | 第123-126页 |
| ·论文总结 | 第123-124页 |
| ·进一步的工作 | 第124-126页 |
| 参考文献 | 第126-135页 |
| 致谢 | 第135-136页 |
| 在学期间的研究成果及发表的学术论文 | 第136-137页 |