| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 绪论 | 第12-17页 |
| ·课题研究背景和意义 | 第12-14页 |
| ·串口通信 | 第12页 |
| ·PCI 总线控制器 | 第12-13页 |
| ·FPGA 技术 | 第13-14页 |
| ·Verilog HDL 硬件描述语言 | 第14页 |
| ·论文内容和框架 | 第14-17页 |
| 第二章 系统结构分析 | 第17-32页 |
| ·PCI 总线规范 | 第17-27页 |
| ·PCI 局部总线简介 | 第17-18页 |
| ·PCI 总线信号线 | 第18-20页 |
| ·PCI 总线操作协议 | 第20-25页 |
| ·PCI 总线配置 | 第25-27页 |
| ·基于 FPGA 的 PCI 串口通信的实现 | 第27-29页 |
| ·FPGA 设计流程 | 第27-28页 |
| ·基于 FPGA 的 PCI 串口通信实现的总体思路 | 第28-29页 |
| ·基于 FPGA 的 PCI 总线目标控制器的实现 | 第29-30页 |
| ·波特率连续可调的串口通信的实现 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 基于 FPGA 的系统逻辑设计 | 第32-52页 |
| ·PCI 总线从设备接口的设计 | 第32-42页 |
| ·协议解析模块的设计 | 第32-41页 |
| ·用户逻辑控制模块设计 | 第41-42页 |
| ·串口通信模块的设计 | 第42-47页 |
| ·基于 DDS 技术的频率连续可调的时钟信号的产生 | 第42-45页 |
| ·基于 FPGA 的串口通信模块的设计 | 第45-46页 |
| ·波特率连续可调的串口通信模块的设计 | 第46-47页 |
| ·时序仿真 | 第47-51页 |
| ·仿真激励文件的编写 | 第47页 |
| ·PCI 接口控制器的时序仿真 | 第47-50页 |
| ·串口接收功能的时序仿真 | 第50-51页 |
| ·串口发送功能的时序仿真 | 第51页 |
| ·本章小结 | 第51-52页 |
| 第四章 硬件电路及驱动设计 | 第52-66页 |
| ·硬件系统设计概述 | 第52-58页 |
| ·基于 PCI 的串口通信卡的硬件结构 | 第52-53页 |
| ·各模块的电路结构 | 第53-58页 |
| ·串口通信卡的 PCB 板设计 | 第58-60页 |
| ·PCB 板设计中应遵循的电气规范 | 第58页 |
| ·PCI 通信卡布局布线 | 第58-59页 |
| ·PCB 版图 | 第59-60页 |
| ·驱动程序设计 | 第60-65页 |
| ·WDM 驱动程序的结构和模型 | 第60-61页 |
| ·驱动程序的选择和开发环境的建立 | 第61页 |
| ·驱动程序设计的完成 | 第61-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 板卡验证及应用程序设计 | 第66-70页 |
| ·板卡的硬件测试 | 第66-67页 |
| ·驱动程序的安装 | 第66页 |
| ·驱动程序的测试 | 第66-67页 |
| ·板卡功能的测试 | 第67页 |
| ·基于 VC++的串口调试程序 | 第67-69页 |
| ·本章总结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| ·论文工作总结 | 第70页 |
| ·论文工作的展望 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 在学期间研究成果及发表的学术论文 | 第76页 |
