挠性陀螺捷联惯导系统设计与仿真
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·捷联惯性导航技术的发展状况 | 第10页 |
| ·课题研究的意义和背景 | 第10-12页 |
| ·DSP和FPGA在捷联惯导系统中的应用 | 第12-13页 |
| ·论文的主要工作和内容安排 | 第13-15页 |
| 第2章 捷联惯导系统基本原理及数学模型 | 第15-25页 |
| ·捷联惯导系统的基本原理 | 第15-16页 |
| ·捷联惯导系统航姿算法 | 第16-21页 |
| ·四元数的四阶龙格-库塔法 | 第17-18页 |
| ·影响算法的主要误差 | 第18-19页 |
| ·旋转矢量的三子样优化算法 | 第19-20页 |
| ·捷联惯导系统航姿算法的比较 | 第20-21页 |
| ·捷联惯导系统的数学模型 | 第21-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 挠性捷联嵌入式系统硬件设计 | 第25-43页 |
| ·挠性捷联嵌入式系统硬件整体规划 | 第25-26页 |
| ·FPGA最小系统板设计 | 第26-31页 |
| ·FPGA芯片的选择 | 第27页 |
| ·晶振与电源电路 | 第27-28页 |
| ·串行主动配置电路 | 第28-29页 |
| ·SDRAM接口电路 | 第29-31页 |
| ·数据采集和通信底板设计 | 第31-36页 |
| ·电压跟随和低通滤波电路 | 第31-32页 |
| ·程控放大电路 | 第32-33页 |
| ·A/D转换电路 | 第33-34页 |
| ·以太网接口电路 | 第34-36页 |
| ·DSP最小系统板设计 | 第36-42页 |
| ·DSP芯片的选择 | 第36-37页 |
| ·DSP PLL时钟系统和时钟电路 | 第37-38页 |
| ·DSP系统FLASH存储电路 | 第38-40页 |
| ·DSP系统串行接口电路 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 挠性捷联嵌入式系统软件设计 | 第43-77页 |
| ·挠性捷联嵌入式系统SOPC硬核设计 | 第43-53页 |
| ·SOPC硬核配置 | 第43-51页 |
| ·SOPC硬件配置及优化 | 第51-53页 |
| ·SOPC软件设计 | 第53-65页 |
| ·SOPC软件主程序设计 | 第53-54页 |
| ·中断服务程序设计 | 第54-56页 |
| ·IIR低通滤波器设计 | 第56-61页 |
| ·以太网接口驱动程序设计 | 第61-65页 |
| ·DSP系统的软件设计 | 第65-76页 |
| ·DSP主程序设计 | 第65页 |
| ·Bootloader程序设计 | 第65-69页 |
| ·部分模块驱动程序设计 | 第69-74页 |
| ·FLASH烧写程序设计 | 第74-76页 |
| ·本章小结 | 第76-77页 |
| 第5章 捷联惯导系统初始对准MATLAB仿真 | 第77-92页 |
| ·捷联惯导初始对准技术 | 第77-79页 |
| ·静基座下捷联惯导系统的误差模型 | 第79-80页 |
| ·卡尔曼滤波器的基本原理 | 第80-83页 |
| ·捷联惯导系统初始对准及姿态解算算法仿真 | 第83-91页 |
| ·仿真参数的给定 | 第84-86页 |
| ·仿真结果及结论 | 第86-91页 |
| ·本章小结 | 第91-92页 |
| 结论 | 第92-94页 |
| 参考文献 | 第94-96页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第96-97页 |
| 致谢 | 第97-98页 |
| 附录A: 挠性捷联惯导系统电路板实物图 | 第98页 |
