面向SoC的USB控制器及通用IO控制器的IP核设计与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-22页 |
| §1．1 课题研究背景 | 第12-13页 |
| §1．2 SoC设计的研究领域 | 第13-17页 |
| §1．3 虚拟插座接口技术标准 | 第17-18页 |
| §1．4 USB协议概述 | 第18-20页 |
| §1．5 本文的主要工作 | 第20-21页 |
| §1．6 论文结构 | 第21页 |
| §1．7 本文的研究成果 | 第21-22页 |
| 第二章 SoC设计重用方法概论 | 第22-29页 |
| §2．1 SoC设计重用方法 | 第22-25页 |
| §2．2 IP硬核设计重用方法 | 第25-27页 |
| §2．3 IP固核与硬核的模型 | 第27-28页 |
| §2．4 本章小结 | 第28-29页 |
| 第三章 USB IP软核研究与设计 | 第29-47页 |
| §3．1 USB1.1协议层简介 | 第29-31页 |
| §3．2 USB IP核体系结构 | 第31页 |
| §3．3 并行循环冗余校验技术 | 第31-36页 |
| §3．4 串行接口引擎设计 | 第36-40页 |
| §3．5 寄存器文件设计 | 第40-41页 |
| §3．6 USB收发器宏单元设计 | 第41-46页 |
| §3．7 USB2.0 IP核发计技术探讨 | 第46页 |
| §3．8 本章小结 | 第46-47页 |
| 第四章 USB IP核验证及固核与硬核的实现 | 第47-61页 |
| §4．1 USB IP核的验证 | 第47-52页 |
| §4．2 USB IP固核的实现 | 第52-54页 |
| §4．3 USB IP硬核的实现 | 第54-55页 |
| §4．4 USB IP核的静态时序分析 | 第55-60页 |
| §4．5 本章小结 | 第60-61页 |
| 第五章 USB IP核可重用技术的研究与实现 | 第61-77页 |
| §5．1 关于可重用性的一些定义 | 第61-62页 |
| §5．2 WISHBONE总线适配器设计技术 | 第62-66页 |
| §5．3 AMBA总线适配器设计技术 | 第66-69页 |
| §5．4 μProcessor总线适配器设计技术 | 第69-71页 |
| §5．5 总线适配器的性能分析与评价 | 第71-73页 |
| §5．6 USB IP核可配置特性设计 | 第73-74页 |
| §5．7 可配置端点数的性能分析与评价 | 第74-76页 |
| §5．8 本章小结 | 第76-77页 |
| 第六章 GPIO_WB IP核设计实现与设计重用 | 第77-89页 |
| §6．1 引言 | 第77页 |
| §6．2 GPIO_WB IP核的体系结构 | 第77-78页 |
| §6．3 GPIO_WB关键技术的设计 | 第78-81页 |
| §6．4 GPIO_WB IP核的验证 | 第81-83页 |
| §6．5 GPIO_WB IP核的实现 | 第83-85页 |
| §6．6 GPIO_WB IP核可重用性分析 | 第85页 |
| §6．7 GPIO_WB IP核在SoC中的重用 | 第85-88页 |
| §6．8 本章小结 | 第88-89页 |
| 第七章 结束语 | 第89-91页 |
| §7．1 本文的工作总结 | 第89-90页 |
| §7．2 研究展望 | 第90-91页 |
| 致谢 | 第91-92页 |
| 附录：攻读硕士期间发表和撰写的论文 | 第92-93页 |
| 参考文献 | 第93-95页 |
