| 第一章 引言 | 第1-10页 |
| 1．1 本课题的功能和用途 | 第8页 |
| 1．2 关于数字存储示波器 | 第8-9页 |
| 1．2．1 宽带数字存储示波器 | 第8页 |
| 1．2．2 国内外数字示波器发展趋势 | 第8-9页 |
| 1．3 本课题设计任务 | 第9-10页 |
| 第二章 500MSPS实时采样方案设计 | 第10-17页 |
| 2．1 设计的指导思想 | 第10页 |
| 2．2 总体方案设计 | 第10-16页 |
| 2．2．1 基于ADC08200的方案 | 第10-13页 |
| 2．2．2 基于MAX106的方案 | 第13-16页 |
| 2．3 方案的比较，结论 | 第16-17页 |
| 2．3．1 比较 | 第16页 |
| 2．3．2 结论 | 第16-17页 |
| 第三章 前端调理电路，A/D转换与存储电路的设计 | 第17-25页 |
| 3．1 调理电路 | 第17-19页 |
| 3．2 A/D转换与存储电路 | 第19-21页 |
| 3．2．1 A/D转换电路 | 第19-20页 |
| 3．2．1．1 参考源 | 第19-20页 |
| 3．2．1．2 A/D时钟的考虑 | 第20页 |
| 3．2．2 分相实时数字化技术 | 第20-21页 |
| 3．3 关于存储电路 | 第21-25页 |
| 3．3．1 选用SBSRAM | 第21页 |
| 3．3．2 在系统中SBSRAM的读、写方法。 | 第21-25页 |
| 3．3．2．1 读SBSRAM的方法 | 第22页 |
| 3．3．2．2 写SBSRAM的方法 | 第22-25页 |
| 第四章 时钟电路设计 | 第25-32页 |
| 4．1 引言 | 第25页 |
| 4．2 采集、存储模块的时序分析 | 第25-29页 |
| 4．2．1 工作在高速时钟下的时序分析（以250MHZ时钟为例） | 第27-28页 |
| 4．2．2 工作在低速时钟下的时序分析（以10MHZ时钟为例） | 第28页 |
| 4．2．3 结论 | 第28-29页 |
| 4．3 可变频率主振源设计 | 第29-32页 |
| 第五章 TMS320VC5510应用电路的设计 | 第32-42页 |
| 5．1 DSP系统的特点 | 第32页 |
| 5．2 功能要求与选型 | 第32-33页 |
| 5．3 TMS320VC5510的特点 | 第33-34页 |
| 5．4 DSP与数据RAM（SBSRAM）的接口 | 第34-36页 |
| 5．5 DSP与FLASH的接口 | 第36页 |
| 5．6 DSP与主控机（HOST）的接口 | 第36-42页 |
| 5．6．1 EHPI接口 | 第36-38页 |
| 5．6．2 ISA总线 | 第38-39页 |
| 5．6．3 转换逻辑 | 第39-42页 |
| 第六章 采集控制电路和电源设计 | 第42-46页 |
| 6．1 触发电路设计 | 第42-44页 |
| 6．2 地址计数器的设计 | 第44页 |
| 6．3 电源设计 | 第44-46页 |
| 第七章 数字化的误差分析与高速PCB板设计 | 第46-53页 |
| 7．1 信号数字化系统误差分析 | 第46-48页 |
| 7．1．1 量化误差 | 第46页 |
| 7．1．2 动态误差分析 | 第46-48页 |
| 7．2 高速PCB板设计 | 第48-50页 |
| 7．2．1 高速信号的确定 | 第49页 |
| 7．2．2 高速信号产生的传输线问题 | 第49-50页 |
| 7．3 布局 | 第50-51页 |
| 7．3．1 布局的原则 | 第50页 |
| 7．3．2 布局的检查 | 第50-51页 |
| 7．4 布线 | 第51-53页 |
| 7．4．1 长线的处理 | 第51-52页 |
| 7．4．2 其它在PCB板设计时的考虑 | 第52-53页 |
| 第八章 结论 | 第53-54页 |
| 参考文献 | 第54-55页 |
| 致谢 | 第55页 |