基于FPGA的高分辨率全景图像处理平台的设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-19页 |
| ·课题研究的背景和意义 | 第10页 |
| ·国内外发展现状 | 第10-16页 |
| ·基于FPGA的图像处理的国内外研究现状 | 第10-15页 |
| ·图像采集国内外常见的方案 | 第15-16页 |
| ·本课题的主要研究内容、方法和技术途径 | 第16-19页 |
| 第2章 全景系统总体设计 | 第19-27页 |
| ·CCD摄像机的选型 | 第19-20页 |
| ·镜头的选型 | 第20-21页 |
| ·反射镜设计 | 第21-24页 |
| ·全景视觉系统结构设计 | 第24-25页 |
| ·全景图像处理系统设计 | 第25页 |
| ·全景视觉系统样机 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 系统硬件电路设计 | 第27-40页 |
| ·全景系统硬件电路总体构成 | 第27-28页 |
| ·基于FPGA的核心处理系统设计 | 第28-33页 |
| ·FPGA的选取 | 第29页 |
| ·高速大容量存储单元设计 | 第29-33页 |
| ·Camera Link图像数据采集接口设计 | 第33-38页 |
| ·Camera Link接口协议 | 第33-35页 |
| ·图像采集接口设计 | 第35-38页 |
| ·LVDS显示接口设计 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 基于Avalon架构的可编程片上系统开发 | 第40-69页 |
| ·总线系统方案制定 | 第40-41页 |
| ·基于SignalTap Ⅱ的图像数据分析 | 第41-49页 |
| ·数字相机图像输出方式分析 | 第42-44页 |
| ·使用SignalTap Ⅱ建立数据逻辑分析环境 | 第44-47页 |
| ·采样数据并分析波形 | 第47-49页 |
| ·Avalon总线规范概述 | 第49-58页 |
| ·Avalon总线协议 | 第49-54页 |
| ·主端口基本读写传输 | 第54-55页 |
| ·主端口突发传输 | 第55-57页 |
| ·主端口流水线传输 | 第57-58页 |
| ·图像采集IP核的Verilog HDL语言设计 | 第58-62页 |
| ·突发传输主端口设计 | 第59-60页 |
| ·图像采集同步FIFO设计 | 第60页 |
| ·突发写传输状态机设计 | 第60-62页 |
| ·图像显示IP核的Verilog HDL语言设计 | 第62-66页 |
| ·液晶显示时序逻辑设计 | 第62-64页 |
| ·流水线传输主端口设计 | 第64页 |
| ·图像显示同步FIFO设计 | 第64-65页 |
| ·流水线读传输时序逻辑设计 | 第65-66页 |
| ·使用SOPC Builder进行IP集成 | 第66-67页 |
| ·SOPC Builder简介 | 第66页 |
| ·在SOPC Builder中连接组件 | 第66-67页 |
| ·生成最终的系统 | 第67页 |
| ·本章小结 | 第67-69页 |
| 第5章 全景图像还原算法的FPGA实现 | 第69-77页 |
| ·全景图像中心点解算 | 第69-70页 |
| ·柱面全景图像的产生 | 第70-72页 |
| ·全景图像的快速展开 | 第72-73页 |
| ·用FPGA实现柱面展开的原理 | 第73-75页 |
| ·系统实时性分析 | 第75-76页 |
| ·本章小结 | 第76-77页 |
| 结论 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第81-82页 |
| 致谢 | 第82页 |
