130nm工艺下600MHz SRAM的全定制设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| ·数字信号处理器概述 | 第12-13页 |
| ·课题研究背景及意义 | 第13-15页 |
| ·课题研究工作与成果 | 第15页 |
| ·本文的组织结构 | 第15-17页 |
| 第二章 SRAM 研究现状 | 第17-35页 |
| ·静态随机存取存储器SRAM 的总体结构 | 第17-18页 |
| ·SRAM 存储基本单元 | 第18-23页 |
| ·1 管SRAM | 第18-19页 |
| ·四管存储单元结构 | 第19-20页 |
| ·经典六管存储单元及工作原理 | 第20-23页 |
| ·SRAM 外围电路 | 第23-27页 |
| ·译码器结构 | 第23-25页 |
| ·读出敏感放大器 | 第25-27页 |
| ·SRAM 高速低功耗设计相关理论与技术 | 第27-30页 |
| ·SRAM 低功耗设计 | 第27-29页 |
| ·SRAM 高性能设计 | 第29-30页 |
| ·130nm 工艺下目前研究现状 | 第30-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 改进的全定制SRAM 电路设计 | 第35-49页 |
| ·SRAM 设计目标和结构 | 第35-36页 |
| ·一种改进的电流模式SRAM 设计原理 | 第36-41页 |
| ·电流模式读技术 | 第36-38页 |
| ·电流模式写技术 | 第38-41页 |
| ·译码电路的设计与优化 | 第41-46页 |
| ·存储器译码设计 | 第41-42页 |
| ·基于逻辑功效的电路尺寸优化 | 第42-45页 |
| ·译码电路需要的脉冲电路 | 第45-46页 |
| ·读写控制电路设计 | 第46-47页 |
| ·本章小结 | 第47-49页 |
| 第四章 全定制SRAM 版图设计与验证 | 第49-63页 |
| ·SRAM 全定制设计流程及工具 | 第49-52页 |
| ·全定制设计流程 | 第49-51页 |
| ·全定制设计工具 | 第51-52页 |
| ·SRAM 版图布局与规划 | 第52-59页 |
| ·SRAM 存储单元版图设计 | 第54-56页 |
| ·SRAM 译码单元版图设计 | 第56-57页 |
| ·SRAM 读出电路版图设计 | 第57-59页 |
| ·电源网格和电迁移分析 | 第59-61页 |
| ·版图验证模拟 | 第61-62页 |
| ·SRAM 版图验证 | 第61页 |
| ·SRAM 版图模拟 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 全定制测试方案和IP 核化 | 第63-71页 |
| ·测试目标和解决方案 | 第63页 |
| ·测试电路逻辑及版图设计 | 第63-67页 |
| ·加入测试电路后的功能验证和模拟 | 第67-68页 |
| ·SRAM 的 IP 核相关视图和实现 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 结束语 | 第71-73页 |
| ·工作总结 | 第71页 |
| ·工作展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 作者在学期间取得的学术成果 | 第77页 |
