混合电路交换机芯片的ESD设计与研究
| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 ESD概念简述 | 第8页 |
| 1.2 课题研究背景与意义 | 第8-9页 |
| 1.3 本文研究内容及组织结构 | 第9-11页 |
| 第2章 ESD设计理论基础 | 第11-23页 |
| 2.1 ESD防护设计标准 | 第11-13页 |
| 2.1.1 ESD基本评判标准 | 第11-12页 |
| 2.1.2 ESD设计窗口 | 第12-13页 |
| 2.2 ESD测试方法 | 第13-14页 |
| 2.3 ESD测试模型 | 第14-18页 |
| 2.3.1 人体模型 | 第15-16页 |
| 2.3.2 机器模型 | 第16-17页 |
| 2.3.3 器件充电模型 | 第17-18页 |
| 2.4 TLP测试技术 | 第18页 |
| 2.5 常见的ESD防护设计结构 | 第18-22页 |
| 2.5.1 二极管 | 第18-19页 |
| 2.5.2 GGMOS结构 | 第19-20页 |
| 2.5.3 SCR结构 | 第20-21页 |
| 2.5.4 RC_CLAMP结构 | 第21-22页 |
| 2.6 本章小结 | 第22-23页 |
| 第3章 混合IC的全芯片ESD设计方案 | 第23-36页 |
| 3.1 全芯片ESD防护理论 | 第23-27页 |
| 3.1.1 全芯片ESD防护网络概述 | 第23-24页 |
| 3.1.2 全芯片ESD防护网络基本框架 | 第24-26页 |
| 3.1.3 轨到轨的ESD防护网络设计 | 第26-27页 |
| 3.2 设计芯片简介 | 第27-28页 |
| 3.2.1 芯片基本信息 | 第27-28页 |
| 3.2.2 电源域说明 | 第28页 |
| 3.3 IO接口的ESD防护研究 | 第28-31页 |
| 3.3.1 二级保护设计 | 第28-29页 |
| 3.3.2 模拟IO的ESD防护 | 第29-30页 |
| 3.3.3 数字IO的ESD防护 | 第30-31页 |
| 3.4 多电源域之间的ESD防护 | 第31-32页 |
| 3.5 全芯片ESD网络整体架构 | 第32-35页 |
| 3.6 本章小节 | 第35-36页 |
| 第4章 PowerClamp电路研究 | 第36-49页 |
| 4.1 高速接口的PowerClamp设计 | 第36-46页 |
| 4.1.1 电路基本结构 | 第36-38页 |
| 4.1.2 电路性能仿真 | 第38-42页 |
| 4.1.3 钳位电压回升现象 | 第42-46页 |
| 4.2 内核PowerClamp电路 | 第46-47页 |
| 4.3 IO接口PowerClamp电路 | 第47-48页 |
| 4.4 本章小节 | 第48-49页 |
| 第5章 版图优化及流片测试 | 第49-55页 |
| 5.1 版图设计与优化 | 第49-53页 |
| 5.1.1 ESD总线设计规则 | 第49-50页 |
| 5.1.2 多指条MOS管的设计与优化 | 第50-52页 |
| 5.1.3 二极管的设计与优化 | 第52-53页 |
| 5.2 流片后ESD测试结果 | 第53-54页 |
| 5.3 本章小节 | 第54-55页 |
| 第6章 总结 | 第55-57页 |
| 参考文献 | 第57-60页 |
| 致谢 | 第60-61页 |
| 攻读硕士学位期间的研究成果 | 第61页 |
