| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-18页 |
| 1.1 课题背景及研究目的和意义 | 第9-10页 |
| 1.2 国内外研究现状分析 | 第10-12页 |
| 1.2.1 ADC的结构分类 | 第10-11页 |
| 1.2.2 流水线型ADC的国内外研究现状 | 第11-12页 |
| 1.3 数字校正技术 | 第12-16页 |
| 1.3.1 前台数字校正技术 | 第13页 |
| 1.3.2 后台数字校正技术 | 第13-16页 |
| 1.4 本文的主要研究内容 | 第16页 |
| 论文结构安排 | 第16-18页 |
| 第2章 流水线型ADC基本理论概述 | 第18-30页 |
| 2.1 流水线型ADC体系结构 | 第18-19页 |
| 2.2 1.5bit/stage流水线型ADC | 第19-22页 |
| 2.2.1 1.5bit/stage子级结构 | 第19-21页 |
| 2.2.2 时钟对齐阵列与简单数字校正逻辑 | 第21-22页 |
| 2.3 流水线型ADC误差来源 | 第22-26页 |
| 2.3.1 运算放大器 | 第22-24页 |
| 2.3.2 电容失配 | 第24-25页 |
| 2.3.3 非理想开关 | 第25-26页 |
| 2.4 ADC的主要性能指标 | 第26-29页 |
| 2.4.1 ADC静态特性 | 第27-28页 |
| 2.4.2 ADC动态特性 | 第28-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第3章 基于推挽运放的MDAC设计 | 第30-41页 |
| 3.1 引言 | 第30页 |
| 3.2 推挽共源放大器 | 第30-34页 |
| 3.2.1 推挽共源放大器电路结构 | 第30-33页 |
| 3.2.2 双端输入双端输出伪差分推挽共源运算放大器 | 第33-34页 |
| 3.3 基于推挽共源运放的MDAC电路 | 第34-39页 |
| 3.3.1 MDAC具体电路 | 第34-36页 |
| 3.3.2 大信号和小信号分析 | 第36-37页 |
| 3.3.3 电路稳定性分析 | 第37-39页 |
| 3.4 MDAC的误差来源 | 第39-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第4章 确定性后台数字校正 | 第41-52页 |
| 4.1 数字校正整体方案 | 第41-43页 |
| 4.2 确定性后台数字校正策略 | 第43-47页 |
| 4.2.1 级间运算放大器传输函数模型建立 | 第43-45页 |
| 4.2.2 线性校正技术 | 第45-46页 |
| 4.2.3 插值端点 | 第46-47页 |
| 4.3 确定性后台数字校正算法实现 | 第47-51页 |
| 4.3.1 时钟策略 | 第48页 |
| 4.3.2 单级误差建立和误差校正的实现 | 第48-50页 |
| 4.3.3 逐级误差建立和误差校正的实现 | 第50-51页 |
| 4.4 本章小结 | 第51-52页 |
| 第5章 流水线型ADC电路实现与仿真 | 第52-76页 |
| 5.1 无采样保持电路设计 | 第52-53页 |
| 5.2 MDAC电路 | 第53-57页 |
| 5.2.1 MDAC电路 | 第53-55页 |
| 5.2.2 开关电路设计 | 第55-57页 |
| 5.3 子ADC电路 | 第57-61页 |
| 5.3.1 比较器电路 | 第57-59页 |
| 5.3.2 子ADC整体电路 | 第59-61页 |
| 5.4 数字测试信号产生模块 | 第61-62页 |
| 5.5 子DAC电路 | 第62-63页 |
| 5.6 校正子DAC | 第63-66页 |
| 5.7 误差建立和误差校正电路设计与仿真 | 第66-67页 |
| 5.8 后级子级 | 第67-71页 |
| 5.9 总体电路仿真 | 第71-74页 |
| 5.10 存在的问题和未来工作展望 | 第74-75页 |
| 5.11 本章小结 | 第75-76页 |
| 结论 | 第76-77页 |
| 参考文献 | 第77-82页 |
| 攻读学位期间发表的学术论文 | 第82-84页 |
| 致谢 | 第84页 |