首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

磁强计中Sigma-Delta DAC的设计

摘要第4-5页
Abstract第5页
第1章 绪论第8-15页
    1.1 课题背景第8页
    1.2 sigma-delta DAC的国内外研究现状第8-13页
    1.3 课题研究目的及意义第13-14页
    1.4 主要工作内容第14-15页
第2章Sigma-delta DAC工作原理第15-29页
    2.1 引言第15页
    2.2 sigma-delta DAC的系统结构第15页
    2.3 数字插值滤波器第15-16页
    2.4 sigma-delta数字调制器第16-21页
        2.4.1 过采样与噪声整形第17-18页
        2.4.2 高阶噪声整形第18-21页
    2.5 动态单元匹配技术(DEM)第21-28页
        2.5.1 多位量化的选择必要性第21页
        2.5.2 失配噪声整形的必要性第21-23页
        2.5.3 失配噪声整形的分析第23-28页
    2.6 本章小结第28-29页
第3章Sigma-Delta DAC的系统级设计第29-49页
    3.1 引言第29页
    3.2 Sigma-delta DAC的设计指标第29页
    3.3 数字插值滤波器的设计第29-35页
    3.4 Sigma-delta数字调制器设计第35-44页
        3.4.1 Sigma-delta数字调制器的设计参数第35页
        3.4.2 Sigma-delta调制器的设计方法第35-36页
        3.4.3 Sigma-delta调制器结构的分析与选择第36-41页
        3.4.4 Sigma-delta调制器设计第41-44页
    3.5 DWA模块的分析与设计第44-46页
    3.6 Sigma-detla DAC模拟部分的设计第46-48页
        3.6.1 直接电荷转移电路(DCT-DAC)第46-47页
        3.6.2 SALLEN-KEY低通滤波器第47-48页
    3.7 本章小结第48-49页
第4章Sigma-Delta DAC的电路级设计第49-65页
    4.1 sigma-delta DAC数字部分的电路设计第49-54页
        4.1.1 数字插值滤波器的电路级设计第49-51页
        4.1.2 Sigma-delta数字数字调制器设计第51-52页
        4.1.3 DWA模块的设计第52-53页
        4.1.4 数字部分综合第53-54页
    4.2 sigma-delta DAC模拟部分的电路设计第54-62页
        4.2.1 CMOS开关的设计第54-56页
        4.2.2 时钟电路的设计第56-57页
        4.2.3 运算放大器的设计第57-61页
        4.2.4 低通滤波器的设计第61-62页
    4.3 sigma-delta DAC数模混合仿真第62-64页
    4.4 本章小结第64-65页
第5章Sigma-Delta DAC的版图级设计第65-68页
    5.1 引言第65页
    5.2 sigma-delta DAC数字部分版图第65-66页
    5.3 sigma-delta DAC模拟部分版图第66页
    5.4 sigma-delta DAC后仿真结果第66-67页
    5.5 本章小结第67-68页
结论和展望第68-69页
参考文献第69-72页
攻读硕士学位期间发表的论文第72-74页
致谢第74页

论文共74页,点击 下载论文
上一篇:流水线型ADC确定性后台校正系统研究与设计
下一篇:基于红外消除技术的环境光敏感芯片设计