基于PXIe的大容量数据采集模块硬件设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国内外发展概况 | 第11-12页 |
| 1.3 课题任务与本文主要工作 | 第12-14页 |
| 第二章 系统总体设计 | 第14-23页 |
| 2.1 总体方案 | 第14-16页 |
| 2.2 功能电路方案设计 | 第16-22页 |
| 2.2.1 数据采集电路方案 | 第16-17页 |
| 2.2.2 大容量数据存储电路方案 | 第17-20页 |
| 2.2.3 PXIe接口电路实现方案 | 第20-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第三章 数据采集电路设计 | 第23-33页 |
| 3.1 ADC电路设计 | 第23-26页 |
| 3.2 采样时钟产生电路设计 | 第26-29页 |
| 3.3 数据接收与恢复 | 第29-32页 |
| 3.3.1 数据接收 | 第29-31页 |
| 3.3.2 数据恢复 | 第31-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第四章 大容量数据存储电路设计 | 第33-51页 |
| 4.1 DDR2 SDRAM控制器设计 | 第33-41页 |
| 4.1.1 控制器简介 | 第33-35页 |
| 4.1.2 顶层接口设计 | 第35-37页 |
| 4.1.3 参数配置 | 第37-41页 |
| 4.2 DDR2 SDRAM控制逻辑设计 | 第41-47页 |
| 4.2.1 高速写缓冲逻辑设计 | 第42-46页 |
| 4.2.2 高速读缓冲逻辑设计 | 第46-47页 |
| 4.3 ALTMEMPHY接口设计 | 第47-50页 |
| 4.3.1 硬件连接 | 第47-49页 |
| 4.3.2 PCB布板设计 | 第49-50页 |
| 4.4 本章小结 | 第50-51页 |
| 第五章 PXIe接口电路设计 | 第51-67页 |
| 5.1 PXIe总线简介 | 第51-53页 |
| 5.1.1 PXIe总线特点与优势 | 第51-52页 |
| 5.1.2 PXIe总线信号定义 | 第52-53页 |
| 5.2 PEX8311简介 | 第53-54页 |
| 5.3 本地配置空间配置 | 第54-57页 |
| 5.4 本地总线接口设计 | 第57-64页 |
| 5.4.1 本地接口信号定义 | 第57-58页 |
| 5.4.2 PEX8311数据传输模式 | 第58-60页 |
| 5.4.3 I/O读写控制电路设计 | 第60-62页 |
| 5.4.4 DMA读操作控制电路设计 | 第62-64页 |
| 5.5 PXIe背板触发 | 第64-66页 |
| 5.6 本章小结 | 第66-67页 |
| 第六章 系统调试与测试 | 第67-76页 |
| 6.1 系统调试 | 第67-72页 |
| 6.1.1 电源调试 | 第67-69页 |
| 6.1.2 FPGA调试 | 第69页 |
| 6.1.3 PXIe接口调试 | 第69-71页 |
| 6.1.4 ADC调试 | 第71-72页 |
| 6.2 调试所遇问题及解决 | 第72-73页 |
| 6.3 系统性能验证 | 第73-76页 |
| 第七章 结束语 | 第76-78页 |
| 7.1 本课题主要贡献 | 第76页 |
| 7.2 下一步的工作展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-80页 |
| 攻硕期间取得的研究成果 | 第80-81页 |
| 附录 | 第81-83页 |
