基于ATCA架构的高速交换设备信号完整性应用研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-14页 |
| 1.1 课题背景 | 第11-12页 |
| 1.2 课题研究的目的和意义 | 第12页 |
| 1.3 国内外发展现状 | 第12-13页 |
| 1.4 论文结构 | 第13-14页 |
| 第二章 信号完整性研究分析 | 第14-29页 |
| 2.1 信号完整性概述 | 第14-15页 |
| 2.2 信号完整性产生的问题分析 | 第15-22页 |
| 2.2.1 反射问题分析与抑制方法 | 第16-20页 |
| 2.2.2 串扰问题分析与抑制方法 | 第20-22页 |
| 2.3 基本电磁理论 | 第22-28页 |
| 2.3.1 麦克斯韦电磁场理论 | 第22-23页 |
| 2.3.2 传输线理论 | 第23-24页 |
| 2.3.3 匹配理论 | 第24-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 某高速交换设备设计方案与关键信号分析 | 第29-38页 |
| 3.1 某高速交换设备研制需求 | 第29-30页 |
| 3.1.1 作用与用途 | 第29页 |
| 3.1.2 主要功能和指标 | 第29-30页 |
| 3.2 主要技术体制 | 第30-34页 |
| 3.2.1 ATCA技术 | 第30-32页 |
| 3.2.2 千兆交换技术 | 第32-34页 |
| 3.2.2.1 千兆网标准 | 第32-33页 |
| 3.2.2.2 SGMII接 | 第33-34页 |
| 3.3 千兆网交换子系统设计 | 第34-36页 |
| 3.3.1 千兆网交换子系统架构 | 第34-35页 |
| 3.3.2 BCM5396交换芯片 | 第35页 |
| 3.3.3 BCM5464芯片 | 第35-36页 |
| 3.4 关键信号分析 | 第36-37页 |
| 3.5 本章小结 | 第37-38页 |
| 第四章 关键信号的仿真设计 | 第38-57页 |
| 4.1 PCB设计 | 第38-39页 |
| 4.2 仿真环境的搭建 | 第39-41页 |
| 4.2.1 仿真软件 | 第39-40页 |
| 4.2.2 仿真模型 | 第40-41页 |
| 4.3 仿真设计 | 第41-56页 |
| 4.3.1 仿真模型的转换 | 第42-45页 |
| 4.3.2 基本设置 | 第45-54页 |
| 4.3.2.1 编辑叠层参数和线宽 | 第46-47页 |
| 4.3.2.2 输入DC网络电平 | 第47-48页 |
| 4.3.2.3 设置分立器件 | 第48-49页 |
| 4.3.2.4 给器件加载对应模型 | 第49-50页 |
| 4.3.2.5 SI网络检查 | 第50-51页 |
| 4.3.2.6 ClASS & PIN属性检查 | 第51-52页 |
| 4.3.2.7 设置仿真分析参数 | 第52-54页 |
| 4.3.3 提取网络拓扑 | 第54页 |
| 4.3.4 在SigXplorer中进行仿真分析 | 第54-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第五章 关键信号的仿真分析与实测 | 第57-73页 |
| 5.1 关键信号的仿真分析 | 第57-67页 |
| 5.1.1 MAC网络反射分析 | 第57-61页 |
| 5.1.1.1 提取网络拓扑 | 第57-58页 |
| 5.1.1.2 选择端接方式 | 第58-60页 |
| 5.1.1.3 选择参数值 | 第60-61页 |
| 5.1.2 PHY网络反射分析 | 第61-63页 |
| 5.1.3 PHY网络串扰分析 | 第63-67页 |
| 5.1.3.1 提取网络拓扑 | 第63-64页 |
| 5.1.3.2 调整耦合线间距 | 第64-66页 |
| 5.1.3.3 调整耦合长度 | 第66-67页 |
| 5.2 抑制反射和串扰的布局布线规则 | 第67-68页 |
| 5.3 PCB后仿真 | 第68-70页 |
| 5.4 系统实测与结果分析 | 第70-72页 |
| 5.5 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-76页 |
| 6.1 本文总结 | 第73-74页 |
| 6.2 不足与展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
