| 致谢 | 第5-6页 |
| 摘要 | 第6-8页 |
| Abstract | 第8-9页 |
| 部分短语中英文对照 | 第16-17页 |
| 第1章 绪论 | 第17-31页 |
| 1.1 研究背景 | 第17-19页 |
| 1.2 国内外研究现状 | 第19-27页 |
| 1.2.1 CMOS轻度掺杂衬底及保护环的建模方法 | 第19-24页 |
| 1.2.2 CMOS工艺保护环的结构设计 | 第24-27页 |
| 1.3 研究目的 | 第27-28页 |
| 1.4 研究内容 | 第28-29页 |
| 1.5 论文的结构安排 | 第29-31页 |
| 第2章 CMOS轻度掺杂衬底的噪声耦合机制与隔离 | 第31-57页 |
| 2.1 引言 | 第31页 |
| 2.2 衬底噪声的耦合与影响机理 | 第31-43页 |
| 2.2.1 衬底噪声的注入机制 | 第31-33页 |
| 2.2.2 衬底噪声的传播机制 | 第33-35页 |
| 2.2.3 衬底噪声对典型射频电路的影响分析 | 第35-43页 |
| 2.3 CMOS轻度掺杂衬底保护环的结构与电磁特性分析 | 第43-56页 |
| 2.3.1 CMOS轻度掺杂衬底的工艺及电磁特性分析 | 第43-46页 |
| 2.3.2 CMOS轻度掺杂衬底保护环的结构分析 | 第46-50页 |
| 2.3.3 保护环结构的电磁特性分析 | 第50-56页 |
| 2.4 本章小结 | 第56-57页 |
| 第3章 CMOS轻度掺杂衬底及保护环的精确电磁特性建模 | 第57-77页 |
| 3.1 引言 | 第57-58页 |
| 3.2 保护环结构的等效电路建模 | 第58-68页 |
| 3.2.1 P型保护环的等效电路与参数提取 | 第59-65页 |
| 3.2.2 N型保护环的等效电路与参数提取 | 第65-67页 |
| 3.2.3 “衬底耦合机构”的等效电路与参数提取 | 第67-68页 |
| 3.3 等效电路模型的验证 | 第68-74页 |
| 3.3.1 全波仿真验证 | 第69-70页 |
| 3.3.2 实验测试验证 | 第70-74页 |
| 3.4 设计指导规则 | 第74-76页 |
| 3.5 本章小结 | 第76-77页 |
| 第4章 基于CMOS轻度掺杂衬底的二极管保护环结构设计 | 第77-94页 |
| 4.1 引言 | 第77-78页 |
| 4.2 二极管保护环的结构设计与等效电路建模 | 第78-89页 |
| 4.2.1 结构设计 | 第78-79页 |
| 4.2.2 等效电路与参数提取 | 第79-83页 |
| 4.2.3 阻抗及谐振分析 | 第83-89页 |
| 4.3 测试结果与分析 | 第89-93页 |
| 4.4 本章小结 | 第93-94页 |
| 第5章 基于阵列的CMOS保护环的S参数测试 | 第94-119页 |
| 5.1 引言 | 第94-96页 |
| 5.2 基于阵列的片上射频器件测试方法的实现 | 第96-108页 |
| 5.2.1 高隔离度T/R switch电路 | 第97-101页 |
| 5.2.2 去嵌入技术 | 第101-107页 |
| 5.2.3 射频抗耦合布局 | 第107-108页 |
| 5.3 仿真与分析 | 第108-111页 |
| 5.4 芯片工艺与测试结果 | 第111-118页 |
| 5.4.1 设计细节 | 第111-113页 |
| 5.4.2 测试结果与分析 | 第113-118页 |
| 5.5 本章小结 | 第118-119页 |
| 第6章 结论与展望 | 第119-122页 |
| 6.1 结论 | 第119-121页 |
| 6.2 未来展望 | 第121-122页 |
| 参考文献 | 第122-129页 |
| 个人简介 | 第129-131页 |
