| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 引言 | 第8-10页 |
| 1.1 课题的研究背景 | 第8-9页 |
| 1.2 本课题主要研究的内容和章节安排 | 第9-10页 |
| 1.2.1 本课题的主要研究内容 | 第9页 |
| 1.2.2 本论文的章节安排 | 第9-10页 |
| 第二章 频率测量的相关理论 | 第10-14页 |
| 2.1 测频技术的发展背景和现状 | 第10页 |
| 2.2 频率测量中常用的参数 | 第10-11页 |
| 2.2.1 频率测量量程 | 第10-11页 |
| 2.2.2 频率测量精度 | 第11页 |
| 2.2.3 频率测量反应时间 | 第11页 |
| 2.3 基于 FPGA 设计测频系统的优势 | 第11-12页 |
| 2.3.1 逻辑电路设计优势 | 第11页 |
| 2.3.2 EDA 仿真优势 | 第11-12页 |
| 2.3.3 软核优势 | 第12页 |
| 2.4 基于 FPGA 测频方法介绍 | 第12-14页 |
| 2.4.1 直接测频法 | 第12页 |
| 2.4.2 周期测频法 | 第12页 |
| 2.4.3 等精度测频法 | 第12-14页 |
| 第三章 钢水液面测量控制系统的总体设计 | 第14-18页 |
| 3.1 钢水液面测量控制系统的总体结构 | 第14页 |
| 3.2 系统控制原理 | 第14-15页 |
| 3.3 钢水液面测量控制系统的组成 | 第15-18页 |
| 3.3.1 管理层 | 第15-16页 |
| 3.3.2 控制层 | 第16页 |
| 3.3.3 信号采集层 | 第16-18页 |
| 第四章 基于 FPGA 等精度测频系统的硬件设计 | 第18-25页 |
| 4.1 设计工具 QUARTUS II 简介 | 第18页 |
| 4.2 设计语言 VERILOG HDL 简介 | 第18页 |
| 4.3 测频系统硬件结构 | 第18-19页 |
| 4.4 外部输入部分电路 | 第19-20页 |
| 4.4.1 外部输入部分电路功能 | 第19-20页 |
| 4.4.2 外部输入部分电路模块组成 | 第20页 |
| 4.5 计数逻辑部分电路 | 第20-23页 |
| 4.5.1 计数逻辑部分电路功能 | 第20-21页 |
| 4.5.2 计数逻辑部分电路模块组成 | 第21-23页 |
| 4.6 输出控制部分电路 | 第23-25页 |
| 4.6.1 4~20MA 输出电路设计 | 第23-24页 |
| 4.6.2 串口设备电路 | 第24页 |
| 4.6.3 开关量控制电路 | 第24-25页 |
| 第五章 基于 FPGA 等精度测频系统的软件设计 | 第25-30页 |
| 5.1 软件设计工具 NIOS II 简介 | 第25-27页 |
| 5.1.1 NIOS II 概述 | 第25页 |
| 5.1.2 NIOS II IDE 简介 | 第25-27页 |
| 5.2 软件功能模块 | 第27-30页 |
| 5.2.1 初始化程序 | 第28页 |
| 5.2.2 主程序 | 第28-29页 |
| 5.2.3 串口通信程序 | 第29-30页 |
| 第六章 嵌入式软件设计 | 第30-36页 |
| 6.1 WIN CE 嵌入式操作系统简介 | 第30页 |
| 6.2 VISUAL STUDIO2005 嵌入式软件开发工具简介 | 第30-31页 |
| 6.3 ARM2440 简介 | 第31-32页 |
| 6.4 基于 ARM 板的软件设计 | 第32-36页 |
| 6.4.1 主界面程序设计 | 第32-33页 |
| 6.4.2 参数设置界面程序设计 | 第33-34页 |
| 6.4.3 查询界面程序设计 | 第34-36页 |
| 第七章 测频系统以及人机交互界面的实现和仿真分析 | 第36-40页 |
| 7.1 测频系统和人机交互界面的实现 | 第36-38页 |
| 7.2 测频系统测量误差分析和模块功能仿真 | 第38-40页 |
| 7.2.1 预闸门模块功能仿真 | 第38-39页 |
| 7.2.2 标准时钟产生和计数模块功能仿真 | 第39-40页 |
| 结束语 | 第40-41页 |
| 附录 | 第41-75页 |
| 附录一 VERILOG HDL 部分代码清单 | 第41-46页 |
| 附录二 NIOS CPU 软核部分软件代码清单 | 第46-56页 |
| 附录三 ARM 部分软件代码清单 | 第56-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-78页 |
| 详细摘要 | 第78-81页 |