| 摘要 | 第5-8页 |
| abstract | 第8-11页 |
| 第一章 绪论 | 第14-30页 |
| 1.1 研究背景 | 第14-16页 |
| 1.2 SiC MOSFET器件结构发展概述 | 第16-21页 |
| 1.3 SiC MOSFET动态模型的概述 | 第21页 |
| 1.4 SiC MOSFET应用于电力电子领域的优势 | 第21-25页 |
| 1.5 本文的主要贡献与创新 | 第25-30页 |
| 第二章 SiC MOSFET开关损耗分析与模型 | 第30-61页 |
| 2.1 研究SiC MOSFET开关损耗的意义 | 第30-31页 |
| 2.2 器件级SiC MOSFET开关损耗模型 | 第31-41页 |
| 2.2.1 动态损耗获取途径 | 第31-32页 |
| 2.2.2 动态损耗建模背景 | 第32-34页 |
| 2.2.3 开通过程 | 第34-37页 |
| 2.2.4 关断过程 | 第37-39页 |
| 2.2.5 开关过程的比较与总开关损耗分析 | 第39-41页 |
| 2.3 电路级SiC MOSFET开关损耗模型 | 第41-50页 |
| 2.3.1 动态过程背景介绍 | 第41-43页 |
| 2.3.2 t_(r_on)时间段的建模 | 第43-45页 |
| 2.3.3 t_(gd_on)时间段的建模 | 第45-46页 |
| 2.3.4 模型验证 | 第46-50页 |
| 2.4 集成驱动封装的SiC MOSFET高频应用 | 第50-59页 |
| 2.4.1 高频应用的分析与考虑 | 第50-51页 |
| 2.4.2 驱动和SiC MOSFET共封装模块的设计与制备 | 第51-53页 |
| 2.4.3 TO-247 封装与集成封装动态性能的比较 | 第53-56页 |
| 2.4.4 高频工作模式测试 | 第56-59页 |
| 2.5 本章小结 | 第59-61页 |
| 第三章 低损耗SiC槽型MOSFET新结构与机理 | 第61-82页 |
| 3.1 集成自形成三级保护的肖特基二极管的SiC槽型MOSFET | 第61-73页 |
| 3.1.1 优化体二极管的目的 | 第61-65页 |
| 3.1.2 自形成三级保护机理 | 第65-69页 |
| 3.1.3 电学性能 | 第69-72页 |
| 3.1.4 工艺方案设计 | 第72-73页 |
| 3.2 屏蔽栅SiC槽型MOSFET | 第73-80页 |
| 3.2.1 屏蔽栅工作机理 | 第74页 |
| 3.2.2 电学性能 | 第74-79页 |
| 3.2.3 工艺方案设计 | 第79-80页 |
| 3.3 本章小结 | 第80-82页 |
| 第四章 SiC MOSFET的制备与特性分析 | 第82-105页 |
| 4.1 常规平面工艺MOSFET技术 | 第82-91页 |
| 4.1.1 制备背景和流程 | 第82-85页 |
| 4.1.2 静态电学特性 | 第85-87页 |
| 4.1.3 动态电学特性 | 第87-91页 |
| 4.2 SiC MOSFET优化技术 | 第91-93页 |
| 4.3 三区结终端的分析与制备 | 第93-103页 |
| 4.3.1 结构与仿真分析 | 第93-99页 |
| 4.3.2 实验制备与阻断特性 | 第99-101页 |
| 4.3.3 高温反偏可靠性考核 | 第101-103页 |
| 4.4 本章小结 | 第103-105页 |
| 第五章 全文总结与展望 | 第105-110页 |
| 5.1 全文总结 | 第105-108页 |
| 5.2 全文特点 | 第108-109页 |
| 5.3 后续工作展望 | 第109-110页 |
| 致谢 | 第110-112页 |
| 参考文献 | 第112-121页 |
| 攻读博士学位期间取得的成果 | 第121-123页 |
