环形栅器件建模研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-15页 |
| 1.1 课题背景及其研究意义 | 第8页 |
| 1.2 总剂量效应概述 | 第8-10页 |
| 1.3 抗总剂量效应加固方法的国内外研究现状 | 第10-12页 |
| 1.4 环形栅器件建模意义 | 第12-13页 |
| 1.5 本文研究内容及结构 | 第13-15页 |
| 第2章 环形栅器件 SPICE 模型研究 | 第15-26页 |
| 2.1 环形栅 SPICE 模型的建立 | 第15-19页 |
| 2.1.1 等效宽长比 | 第15-18页 |
| 2.1.2 饱和漏电导 | 第18-19页 |
| 2.1.3 电容 | 第19页 |
| 2.2 环形栅 SPICE 模型验证 | 第19-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第3章 环形栅结构标准单元库的建库研究 | 第26-41页 |
| 3.1 建库流程简介 | 第26-27页 |
| 3.2 物理信息提取方法 | 第27-32页 |
| 3.2.1 设计标准单元版图 | 第27-30页 |
| 3.2.2 提取物理信息 | 第30-32页 |
| 3.3 逻辑信息提取方法 | 第32-37页 |
| 3.3.1 时序信息 | 第32-34页 |
| 3.3.2 功耗 | 第34-36页 |
| 3.3.3 电容 | 第36-37页 |
| 3.4 环形栅标准单元库验证 | 第37-40页 |
| 3.4.1 逻辑综合验证 | 第37-38页 |
| 3.4.2 自动布局布线验证 | 第38-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第4章 8kb SRAM 的电路设计 | 第41-48页 |
| 4.1 SRAM 存储单元设计 | 第41-42页 |
| 4.1.1 读操作 | 第41-42页 |
| 4.1.2 写操作 | 第42页 |
| 4.2 SRAM 外围电路设计 | 第42-46页 |
| 4.2.1 位线预充电路 | 第42-43页 |
| 4.2.2 灵敏放大电路 | 第43-44页 |
| 4.2.3 写驱动电路 | 第44页 |
| 4.2.4 行地址译码电路 | 第44-45页 |
| 4.2.5 列选电路 | 第45-46页 |
| 4.3 SRAM 电路级仿真结果及分析 | 第46-47页 |
| 4.4 本章小结 | 第47-48页 |
| 第5章 环形栅 SRAM 的版图设计 | 第48-57页 |
| 5.1 环形栅 SRAM 存储单元及阵列设计 | 第48-52页 |
| 5.1.1 存储单元版图设计 | 第48-51页 |
| 5.1.2 存储阵列版图设计 | 第51-52页 |
| 5.2 行/列译码器版图 | 第52-54页 |
| 5.3 环形栅 SRAM 整体版图 | 第54页 |
| 5.4 环形栅 SRAM 后仿真结果及分析 | 第54-56页 |
| 5.5 本章小结 | 第56-57页 |
| 结论 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 攻读学位期间发表的学术论文 | 第62-64页 |
| 致谢 | 第64页 |
