| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-19页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 本课题的研究进展 | 第10-17页 |
| 1.2.1 IP的定义与分类 | 第10-11页 |
| 1.2.2 基于IP的SoC设计 | 第11-12页 |
| 1.2.3 国外IP和SoC的发展现状和趋势 | 第12-14页 |
| 1.2.4 国内IP和SoC的发展现状和趋势 | 第14-15页 |
| 1.2.5 SoC低功耗研究现状 | 第15-16页 |
| 1.2.6 USB3.0 发展现状 | 第16-17页 |
| 1.3 本课题主要研究内容 | 第17-19页 |
| 第二章 低功耗数字后端设计方法研究 | 第19-29页 |
| 2.1 整体方案研究 | 第19-21页 |
| 2.1.1 数字后端设计流程 | 第19-20页 |
| 2.1.2 芯片USB功能测试流程 | 第20-21页 |
| 2.2 功耗原理及优化方法 | 第21-27页 |
| 2.2.1 动态功耗原理及优化方法 | 第21-24页 |
| 2.2.2 静态功耗原理及优化方法 | 第24-27页 |
| 2.3 本章小结 | 第27-29页 |
| 第三章 基于USB3.0IP的数字后端实现 | 第29-57页 |
| 3.1 设计读入 | 第29-34页 |
| 3.2 布局和电源线规划 | 第34-40页 |
| 3.2.1 布局 | 第34-37页 |
| 3.2.2 电源线规划 | 第37-38页 |
| 3.2.3 数模隔离 | 第38-40页 |
| 3.3 标准单元摆放和时序、功耗优化 | 第40-44页 |
| 3.3.1 布线拥塞问题的优化 | 第41页 |
| 3.3.2 时序问题优化 | 第41-42页 |
| 3.3.3 功耗问题优化 | 第42-44页 |
| 3.4 时钟树综合和时序、功耗优化 | 第44-47页 |
| 3.5 布线和时序、功耗优化 | 第47-55页 |
| 3.5.1 布线 | 第47-49页 |
| 3.5.2 可制造性设计 | 第49-55页 |
| 3.6 本章小结 | 第55-57页 |
| 第四章 后端设计验证及芯片USB功能测试 | 第57-67页 |
| 4.1 后端设计验证 | 第57-60页 |
| 4.1.1 物理验证 | 第57-58页 |
| 4.1.2 时序验证 | 第58-59页 |
| 4.1.3 形式验证 | 第59-60页 |
| 4.1.4 低功耗静态验证 | 第60页 |
| 4.1.5 功耗分析 | 第60页 |
| 4.2 芯片测试 | 第60-65页 |
| 4.2.1 USB3.0 协议测试—安捷伦实验室测试报告 | 第61-62页 |
| 4.2.2 USB3.0 功能测试 | 第62-65页 |
| 4.3 本章小结 | 第65-67页 |
| 第五章 结论与展望 | 第67-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-75页 |
| 个人简历、在学期间发表的论文与研究成果 | 第75页 |