面向多重需求的灵活可配的哈希算法硬件加速器研究
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1. 绪论 | 第11-16页 |
| 1.1 课题背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 本文研究内容和主要创新点 | 第14页 |
| 1.4 本文架构 | 第14-16页 |
| 2. 算法原理 | 第16-29页 |
| 2.1 哈希算法 | 第16-18页 |
| 2.1.1 哈希算法的性质 | 第16-17页 |
| 2.1.2 哈希算法的设计原理 | 第17-18页 |
| 2.2 MD5算法 | 第18-22页 |
| 2.3 SHA-1算法 | 第22-23页 |
| 2.4 SHA-2算法 | 第23-26页 |
| 2.5 SM3算法 | 第26-28页 |
| 2.6 总结 | 第28-29页 |
| 3. SM3算法的低开销硬件实现 | 第29-33页 |
| 3.1 设计思路 | 第29-30页 |
| 3.2 顶层架构 | 第30-31页 |
| 3.3 模块细节 | 第31-33页 |
| 3.3.1 模式划分 | 第31-32页 |
| 3.3.2 工作流程 | 第32页 |
| 3.3.3 数据通路 | 第32-33页 |
| 4. SM3算法的高性能硬件实现 | 第33-41页 |
| 4.1 流水线技术介绍 | 第33-34页 |
| 4.2 设计思路 | 第34-35页 |
| 4.3 顶层架构 | 第35-36页 |
| 4.4 模块细节 | 第36-41页 |
| 4.4.1 状态机 | 第36-37页 |
| 4.4.2 数据扩展模块 | 第37-38页 |
| 4.4.3 压缩函数模块 | 第38-39页 |
| 4.4.4 低功耗设计 | 第39-41页 |
| 5. 多种哈希算法的可重构硬件实现 | 第41-51页 |
| 5.1 可重构设计方法介绍 | 第41-42页 |
| 5.2 设计思路 | 第42-43页 |
| 5.3 实现细节 | 第43-51页 |
| 5.3.1 整体架构 | 第43-44页 |
| 5.3.2 数据扩展模块 | 第44-45页 |
| 5.3.3 压缩函数模块 | 第45-48页 |
| 5.3.4 向量更新模块 | 第48-51页 |
| 6. 功能验证及性能分析 | 第51-61页 |
| 6.1 功能验证 | 第51-57页 |
| 6.1.1 模块级验证平台 | 第51-52页 |
| 6.1.2 系统级验证平台 | 第52-54页 |
| 6.1.3 验证策略 | 第54-57页 |
| 6.2 性能分析 | 第57-61页 |
| 6.2.1 各版本性能比较 | 第57-58页 |
| 6.2.2 可重构版本性能分析 | 第58-61页 |
| 7. 结束语 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 作者简介 | 第65-66页 |
| 攻读硕士期间的主要研究成果 | 第66页 |
