通用软件无线电平台基带处理板的设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 综述 | 第9-11页 |
| 1.1 课题背景描述 | 第9-10页 |
| 1.2 本人主要工作 | 第10页 |
| 1.3 本文的内容和结构 | 第10-11页 |
| 第二章 板卡硬件电路总体描述 | 第11-17页 |
| 2.1 基带板卡需求分析 | 第11页 |
| 2.2 基带板卡单板框图 | 第11-13页 |
| 2.3 各关键芯片的选型分析 | 第13-16页 |
| 2.3.1 DSP选型分析 | 第13-14页 |
| 2.3.2 FPGA选型分析 | 第14-15页 |
| 2.3.3 PHY芯片选型分析 | 第15页 |
| 2.3.4 主要芯片选型归纳 | 第15-16页 |
| 2.4 本章小结 | 第16-17页 |
| 第三章 板卡硬件电路原理图详细设计 | 第17-54页 |
| 3.1 FPGA及其相关电路设计 | 第17-29页 |
| 3.1.1 功能描述 | 第17-18页 |
| 3.1.2 接口分析 | 第18页 |
| 3.1.3 FPGA与其他芯片的接口设计 | 第18-27页 |
| 3.1.3.1 与DSP间的接口 | 第19-20页 |
| 3.1.3.2 与DDR3间的接口 | 第20-22页 |
| 3.1.3.3 与FMC插座间的接口 | 第22-25页 |
| 3.1.3.4 与PHY芯片之间的接口 | 第25-26页 |
| 3.1.3.5 与板上其他元器件的接口 | 第26-27页 |
| 3.1.4 FPGA自身的功能控制接口 | 第27页 |
| 3.1.5 FPGA的供电电路设计 | 第27-28页 |
| 3.1.6 FPGA的时钟电路设计 | 第28-29页 |
| 3.2 DSP及其相关电路设计 | 第29-39页 |
| 3.2.1 功能描述 | 第29-30页 |
| 3.2.2 接口分析 | 第30页 |
| 3.2.3 DSP与其他芯片的接口设计 | 第30-37页 |
| 3.2.3.1 uPP接口设计 | 第30-32页 |
| 3.2.3.2 PCIe接口设计 | 第32-34页 |
| 3.2.3.3 SGMII接口设计 | 第34-35页 |
| 3.2.3.4 DDR3接口设计 | 第35-37页 |
| 3.2.4 DSP供电电路设计 | 第37-38页 |
| 3.2.5 DSP时钟电路设计 | 第38-39页 |
| 3.3 PHY及其相关电路设计 | 第39-40页 |
| 3.4 电源系统设计 | 第40-49页 |
| 3.4.1 电源系统功耗估计 | 第41-42页 |
| 3.4.2 电源网络设计 | 第42-43页 |
| 3.4.3 电源电路设计 | 第43-49页 |
| 3.5 时钟和复位电路设计 | 第49-53页 |
| 3.5.1 时钟电路 | 第49-51页 |
| 3.5.2 复位电路 | 第51-53页 |
| 3.6 本章小结 | 第53-54页 |
| 第四章 板卡PCB详细设计与调试 | 第54-63页 |
| 4.1 板卡布局 | 第54-56页 |
| 4.2 布线 | 第56-58页 |
| 4.3 电源平面分割 | 第58-59页 |
| 4.4 制板工艺和板卡实物 | 第59-61页 |
| 4.5 调试中遇到的几个问题及解决过程 | 第61-62页 |
| 4.6 本章小结 | 第62-63页 |
| 第五章 板卡自检系统设计 | 第63-72页 |
| 5.1 自检需求分析 | 第63-64页 |
| 5.2 DSP自检程序设计 | 第64-68页 |
| 5.2.1 数据接口 | 第65-67页 |
| 5.2.2 控制接口 | 第67-68页 |
| 5.3 FPGA自检程序设计 | 第68-70页 |
| 5.4 上位机自检界面设计 | 第70-71页 |
| 5.5 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-73页 |
| 参考文献 | 第73-74页 |
| 致谢 | 第74页 |
