抗物理攻击安全芯片关键技术研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.2 信息安全技术概述 | 第9-11页 |
| 1.3 本论文组织结构 | 第11-13页 |
| 第二章 安全芯片技术介绍 | 第13-23页 |
| 2.1 定义 | 第13页 |
| 2.2 攻击类型 | 第13-18页 |
| 2.2.1 非侵入式攻击 | 第13-15页 |
| 2.2.2 半侵入式攻击 | 第15-17页 |
| 2.2.3 侵入式攻击 | 第17-18页 |
| 2.3 抗物理攻击防护技术 | 第18-23页 |
| 2.3.1 防护等级 | 第18-19页 |
| 2.3.2 防护措施 | 第19-23页 |
| 第三章 芯片顶层金属主动屏蔽探测层设计 | 第23-45页 |
| 3.1 定义 | 第23-24页 |
| 3.2 分类 | 第24-25页 |
| 3.3 架构 | 第25-26页 |
| 3.4 空间填充曲线 | 第26-28页 |
| 3.5 哈密顿回路 | 第28-29页 |
| 3.6 随机哈密顿回路 | 第29-31页 |
| 3.7 算法加速 | 第31-37页 |
| 3.7.1 动态规划算法 | 第33页 |
| 3.7.2 分治算法 | 第33-35页 |
| 3.7.3 算法架构 | 第35-37页 |
| 3.8 特征 | 第37-42页 |
| 3.8.1 高安全性 | 第37-38页 |
| 3.8.2 版图迷惑与屏蔽层重构 | 第38-39页 |
| 3.8.3 无序度评价 | 第39-42页 |
| 3.9 物理实现 | 第42-43页 |
| 3.9.1 版图映射 | 第42页 |
| 3.9.2 映射过程 | 第42-43页 |
| 3.9.3 算法映射分立 | 第43页 |
| 3.10 物理验证 | 第43-45页 |
| 第四章 安全芯片关键电路模块设计 | 第45-60页 |
| 4.1 多通道顶层布线主动检测电路 | 第45-46页 |
| 4.2 数据销毁电路模块 | 第46-50页 |
| 4.2.1 数据覆写 | 第46页 |
| 4.2.2 覆写标准 | 第46-47页 |
| 4.2.3 数据销毁电路 | 第47-48页 |
| 4.2.4 销毁序列重构 | 第48-50页 |
| 4.3 模数转换器模块 | 第50-60页 |
| 4.3.1 分段式电容阵列结构 | 第50-51页 |
| 4.3.2 ADC数学模型 | 第51-53页 |
| 4.3.3 非理想因素 | 第53-55页 |
| 4.3.4 失配校准 | 第55-60页 |
| 第五章 总结与展望 | 第60-62页 |
| 5.1 总结 | 第60页 |
| 5.2 展望 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 发表论文和参加科研情况说明 | 第65-66页 |
| 致谢 | 第66-67页 |
