| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第7-9页 |
| CONTENT | 第9-11页 |
| 第一章 绪论 | 第11-19页 |
| 1.1. 课题的研究背景 | 第11-12页 |
| 1.2. 存储器的发展 | 第12-15页 |
| 1.2.1. 存储器的分类 | 第12-14页 |
| 1.2.2. SDRAM存储器的发展 | 第14-15页 |
| 1.3. 集成电路测试 | 第15-17页 |
| 1.3.1. 集成电路测试概述 | 第15-16页 |
| 1.3.2. 集成电路测试发展状况 | 第16-17页 |
| 1.4. 课题研究工作 | 第17-18页 |
| 1.5. 论文结构 | 第18-19页 |
| 第二章 SDRAM的结构与特性 | 第19-33页 |
| 2.1. SDRAM的工作原理与结构 | 第19-22页 |
| 2.1.1. SDRAM的工作原理 | 第19-21页 |
| 2.1.2. SDRAM引脚定义与功能结构 | 第21-22页 |
| 2.2. SDRAM的主要命令 | 第22-24页 |
| 2.3. SDRAM的主要操作及时序 | 第24-31页 |
| 2.3.1. SDRAM初始化操作 | 第24-28页 |
| 2.3.2. SDRAM预充电操作 | 第28-29页 |
| 2.3.3. SDRAM激活操作 | 第29页 |
| 2.3.4. SDRAM读操作 | 第29-30页 |
| 2.3.5. SDRAM写操作 | 第30-31页 |
| 2.3.6. SDRAM刷新操作 | 第31页 |
| 2.4. SDRAM的主要时序参数 | 第31-32页 |
| 2.5. 本章小结 | 第32-33页 |
| 第三章 SDRAM的功能验证设计 | 第33-48页 |
| 3.1. 基于SOPC的SDRAM控制器的设计 | 第33-40页 |
| 3.1.1. SOPC与Avalon总线的介绍 | 第33-35页 |
| 3.1.2. SDRAM控制器的整体架构 | 第35-40页 |
| 3.2. 基于NIOS Ⅱ处理器的测试设计 | 第40-46页 |
| 3.2.1. Nios Ⅱ IDE开发环境的介绍 | 第40页 |
| 3.2.2. SDRAM测试程序设计 | 第40-46页 |
| 3.3. FPGA综合与验证结果 | 第46-47页 |
| 3.4. 本章小结 | 第47-48页 |
| 第四章 SDRAM的电特性测试设计 | 第48-79页 |
| 4.1. TERADYNE J750与TERADYNE IG-XL简介 | 第48-51页 |
| 4.1.1. Teradyne J750 | 第48-50页 |
| 4.1.2. Teradyne IG-XL | 第50-51页 |
| 4.2. SDRAM电特性测试 | 第51-78页 |
| 4.2.1. 基于PMU的开短路测试 | 第51-54页 |
| 4.2.2. DC参数测试 | 第54-76页 |
| 4.2.3. 标准功能测试 | 第76-78页 |
| 4.3. 本章小结 | 第78-79页 |
| 总结与展望 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 硕士期间发表的学术论文 | 第83-85页 |
| 致谢 | 第85-86页 |
| 附录 | 第86-94页 |