宽锁定范围时钟数据恢复电路的研究与设计

摘要	第1-5页
Abstract	第5-6页
目录	第6-8页
1 引言	第8-12页
·研究背景及意义	第8-10页
·国内外研究现状	第10-11页
·本论文的结构	第11-12页
2 CDR 电路的结构和原理	第12-21页
·锁相环简介	第12-17页
·CDR 电路简介	第17-20页
·CDR 电路的重要参数	第20-21页
·本章小结	第21页
3 宽锁定范围的 CDR 电路的结构设计	第21-40页
·整体结构	第22-23页
·模式选择电路	第23-27页
·鉴频器	第27-34页
·鉴相器	第34-38页
·压控振荡器	第38-40页
·本章小结	第40页
4 环路参数的设计和系统建模	第40-49页
·环路参数设计	第40-46页
·MATLAB 建立模型及验证	第46-48页
·本章小结	第48-49页
5 基本单元的设计与整体仿真	第49-61页
·D 触发器的设计	第49-51页
·逻辑门的设计	第51-52页
·模式选择电路和鉴频器的仿真结果	第52-54页
·VCO 的设计	第54-56页
·VCO 的仿真结果	第56-57页
·电荷泵	第57-59页
·全局仿真结果	第59-60页
·本章小结	第60-61页
6 总结与展望	第61-63页
·总结	第61-62页
·展望	第62-63页
致谢	第63-64页
参考文献	第64-68页