| 中文摘要 | 第1-8页 |
| 图表索引 | 第8-10页 |
| 注释表 | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| 1．1 BIT技术概述 | 第12页 |
| 1．2 本文问题背景 | 第12-15页 |
| 1．3 本文主要工作 | 第15-16页 |
| 1．4 本文研究的主要特点和创新点 | 第16页 |
| 1．5 研究工作展望 | 第16-18页 |
| 第二章 数字电路故障情况分析及故障模型建立 | 第18-33页 |
| 2．1 引言 | 第18页 |
| 2．2 数字电路故障成因 | 第18页 |
| 2．3 数字电路故障类别 | 第18-19页 |
| 2．3．1 局部故障和全局故障 | 第18页 |
| 2．3．2 永久性故障和暂时性故障 | 第18-19页 |
| 2．3．3 单故障和多故障 | 第19页 |
| 2．4 数字电路故障建模总体思想 | 第19-20页 |
| 2．5 中央处理器（CPU）功能电路模块故障建模 | 第20-22页 |
| 2．6 一般组合/时序逻辑功能电路模块故障建模 | 第22-23页 |
| 2．7 随机访问存储器（RAM）功能电路模块故障建模 | 第23-30页 |
| 2．7．1 RAM工作原理及分类 | 第23-25页 |
| 2．7．2 RAM中物理缺陷与故障表现分析 | 第25-27页 |
| 2．7．3 RAM故障建模技术概述 | 第27-28页 |
| 2．7．4 本文RAM故障模型建立 | 第28-30页 |
| 2．8 专用集成电路（ASIC）功能电路模块故障建模 | 第30-31页 |
| 2．9 只读存储器（ROM）功能电路模块故障建模 | 第31页 |
| 2．10 内/外部信号转换接口功能电路模块故障建模 | 第31页 |
| 2．11 外部通讯接口功能电路模块故障建模 | 第31-32页 |
| 2．12 电源功能电路模块故障建模 | 第32页 |
| 2．13 数字电路模块内部故障与管脚故障等效分析 | 第32页 |
| 2．14 小结 | 第32-33页 |
| 第三章 数字电路BIT技术研究 | 第33-52页 |
| 3．1 引言 | 第33页 |
| 3．2 BIT技术分类 | 第33页 |
| 3．3 本文BIT总体测试思想 | 第33页 |
| 3．4 数字电路典型功能电路模块BIT技术研究 | 第33-45页 |
| 3．4．1 CPU功能电路模块的BIT测试 | 第33-37页 |
| 3．4．2 一般组合/时序逻辑功能电路模块的BIT测试 | 第37页 |
| 3．4．3 RAM功能电路模块的BIT测试 | 第37-42页 |
| 3．4．4 专用集成电路功能电路模块的BIT测试方法 | 第42页 |
| 3．4．5 ROM功能电路模块的BIT测试方法 | 第42-43页 |
| 3．4．6 内/外部信号转换接口功能电路模块的BIT测试方法 | 第43-44页 |
| 3．4．7 外部通讯接口功能电路模块的BIT测试方法 | 第44-45页 |
| 3．4．8 电源功能电路模块的BIT测试方法 | 第45页 |
| 3．5 BIT算法实现及工程应用 | 第45-51页 |
| 3．5．1 BIT算法实现的总体设计思想 | 第45-46页 |
| 3．5．2 基于MCS-51原理性样机的BIT算法实现 | 第46-48页 |
| 3．5．3 故障注入接口电路 | 第48-49页 |
| 3．5．4 基于i960被测系统的BIT算法工程应用 | 第49-51页 |
| 3．6 小结 | 第51-52页 |
| 第四章 数字电路故障注入技术研究 | 第52-77页 |
| 4．1 引言 | 第52页 |
| 4．2 数字电路故障注入技术概述 | 第52-54页 |
| 4．2．1 软件故障注入方法 | 第52-53页 |
| 4．2．2 硬件故障注入方法 | 第53-54页 |
| 4．3 本文故障注入方法研究总体思想 | 第54-55页 |
| 4．4 基于双向开关的故障注入方法 | 第55-56页 |
| 4．5 基于后驱动技术的故障注入方法 | 第56-59页 |
| 4．5．1 基于后驱动技术的故障注入方法原理及实现 | 第57-59页 |
| 4．5．2 基于后驱动技术的故障注入方法安全容限 | 第59页 |
| 4．6 故障注入方法实现——故障注入系统研制 | 第59-60页 |
| 4．7 宿主机软件设计思想及实现 | 第60-65页 |
| 4．7．1 宿主机软件总体设计思想 | 第60-61页 |
| 4．7．2 宿主机软件界面设计 | 第61-62页 |
| 4．7．3 宿主机软件编码实现 | 第62-65页 |
| 4．8 故障注入器硬件 | 第65-70页 |
| 4．8．1 故障注入器硬件总体设计思想 | 第65-66页 |
| 4．8．2 故障注入器母板硬件 | 第66-68页 |
| 4．8．3 故障注入器主控板硬件 | 第68-69页 |
| 4．8．4 故障注入器子板硬件 | 第69-70页 |
| 4．9 故障注入器软件 | 第70-72页 |
| 4．9．1 故障注入器主控板软件 | 第70-71页 |
| 4．9．2 故障注入器子板软件 | 第71-72页 |
| 4．10 智能化测试适配器研制 | 第72-74页 |
| 4．11 故障注入试验—故障注入方法和BIT测试方法验证 | 第74-76页 |
| 4．12 小结 | 第76-77页 |
| 第五章 数字电路Smart BIT技术研究 | 第77-106页 |
| 5．1 引言 | 第77页 |
| 5．2 Smart BIT技术概述 | 第77-80页 |
| 5．2．1 美国Smart BIT技术研究进展 | 第77-79页 |
| 5．2．2 我国开展的Smart BIT技术研究 | 第79-80页 |
| 5．3 本文Smart BIT技术研究总体思想 | 第80页 |
| 5．4 虚警成因分析 | 第80-81页 |
| 5．5 环境数据仿真 | 第81-82页 |
| 5．6 BIT报告与环境仿真数据融合 | 第82-83页 |
| 5．7 Smart BIT神经网络选择 | 第83-85页 |
| 5．7．1 当前主要神经网络类型及特点 | 第83-85页 |
| 5．7．2 Smart BIT神经网络选择原则 | 第85页 |
| 5．8 基于监督式学习算法神经网络的Smart BIT技术研究 | 第85-94页 |
| 5．8．1 BP网络概述及改进算法 | 第85-87页 |
| 5．8．2 RBF网络概述 | 第87-88页 |
| 5．8．3 Levenberg-Marquardt（LM）算法概述 | 第88-92页 |
| 5．8．4 基于监督式学习算法神经网络的Smart BIT实现 | 第92-94页 |
| 5．9 基于ART-2网络的Smart BIT技术研究 | 第94-105页 |
| 5．9．1 ART网络概述 | 第94-95页 |
| 5．9．2 竞争学习及自稳定学习机制 | 第95-97页 |
| 5．9．3 ART-2网络的拓扑结构及工作过程 | 第97-100页 |
| 5．9．4 ART-2网络存在的两项不足及改进算法 | 第100-103页 |
| 5．9．5 采用ART-2网络的Smart BIT技术实现 | 第103-105页 |
| 5．10 小结 | 第105-106页 |
| 第六章 总结与展望 | 第106-108页 |
| 6．1 论文总结 | 第106-107页 |
| 6．2 工作展望 | 第107-108页 |
| 致谢 | 第108-109页 |
| 作者攻博期间论文与成果 | 第109-110页 |
| 参考文献 | 第110-117页 |
| 附录 | 第117页 |
