| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·选题背景及意义 | 第7页 |
| ·POWER PC 体系结构概述 | 第7-9页 |
| ·本文工作 | 第9-10页 |
| ·论文组织结构 | 第10-11页 |
| 第二章 Cache 的基本原理与设计参考要素 | 第11-29页 |
| ·Cache 的基本原理 | 第11-12页 |
| ·Cache 的设计参考要素 | 第12-24页 |
| ·Cache 的容量 | 第12页 |
| ·Cache 的映射方式 | 第12-16页 |
| ·Cache 的查找策略 | 第16-17页 |
| ·Cache 的替换策略 | 第17-20页 |
| ·Cache 与主存之间的一致性问题 | 第20-24页 |
| ·Cache 其它一些技术的应用 | 第24-26页 |
| ·硬件预取技术 | 第24-25页 |
| ·关键双字优先技术 | 第25页 |
| ·非阻塞技术 | 第25-26页 |
| ·Cache 及其相关部分的结构 | 第26-27页 |
| ·本章小结 | 第27-29页 |
| 第三章 Cache 电路的设计 | 第29-43页 |
| ·Cache 译码电路的设计 | 第29-30页 |
| ·Cache 存储单元的设计 | 第30-33页 |
| ·Tag 比较器的设计 | 第33-35页 |
| ·自定时电路的设计 | 第35-37页 |
| ·灵敏放大器的设计 | 第37-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 Cache 的仿真验证及版图设计 | 第43-65页 |
| ·Cache 基本指令的功能仿真 | 第43-48页 |
| ·Cache 写回模式下的读操作的功能仿真 | 第43-45页 |
| ·Cache 写回模式下的写操作的功能仿真 | 第45-47页 |
| ·Cache 写直达模式下的写命中 | 第47-48页 |
| ·Cache 的特殊指令的仿真 | 第48-56页 |
| ·数据Cache 块接触（dcbt）和用于写操作的数据Cache 块接触指令 | 第48-49页 |
| ·将数据Cache 块清除为零（dcbz）指令 | 第49-51页 |
| ·数据Cache 块存储指令（dcbst） | 第51-53页 |
| ·数据Cache 块刷新指令（dcbf） | 第53-54页 |
| ·数据Cache 块无效（dcbi） | 第54-56页 |
| ·Cache 的版图设计 | 第56-63页 |
| ·本章小结 | 第63-65页 |
| 第五章 总结与展望 | 第65-66页 |
| ·总结 | 第65页 |
| ·展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |