基于PCI总线的高级在轨系统帧同步信号发送器的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 引言 | 第7-10页 |
| ·研究背景和意义 | 第7页 |
| ·本课题来源和主要内容 | 第7-8页 |
| ·帧同步信号发送器简介 | 第7-8页 |
| ·本论文章节安排 | 第8-10页 |
| 第二章 PCI 接口技术 | 第10-26页 |
| ·PCI 总线简介 | 第10-18页 |
| ·PCI 局部总线的特点 | 第10-11页 |
| ·PCI 总线系统结构 | 第11-12页 |
| ·PCI 总线信号 | 第12-13页 |
| ·PCI 总线操作 | 第13-18页 |
| ·PCI 接口芯片 S5920 介绍 | 第18-26页 |
| ·S5920 的特点 | 第19-20页 |
| ·S5920 的功能模块 | 第20页 |
| ·S5920 的硬件接口 | 第20-21页 |
| ·S5920 的软件接口 | 第21-25页 |
| ·S5920 的初始化配置 | 第25-26页 |
| 第三章 帧同步发送器设计 | 第26-41页 |
| ·总体方案 | 第26-27页 |
| ·PCI 接口电路设计 | 第27-33页 |
| ·nvRAM 接口及配置空间的实现 | 第27-31页 |
| ·S5920 PASS-THRU 传送模式介绍 | 第31-33页 |
| ·S5920 与 FIFO 的连接 | 第33-35页 |
| ·FIFO 介绍 | 第33页 |
| ·FIFO 与S5920 的对接 | 第33-35页 |
| ·数据并串转换接口逻辑设计 | 第35-41页 |
| ·时钟变频设计 | 第35页 |
| ·计数模块设计 | 第35页 |
| ·移位模块设计 | 第35-36页 |
| ·帧同步信号发送器时序 | 第36-37页 |
| ·并串转换电路的设计 | 第37-41页 |
| 第四章 帧同步发送器的实现与测试 | 第41-54页 |
| ·对 S5920 的配置和读写调试 | 第41-42页 |
| ·板卡在系统中安装正常与否的验证 | 第42-44页 |
| ·验证 S5920 与 PCI 插槽通信是否正常 | 第44-46页 |
| ·S5920 上实现对异步器件的支持 | 第44页 |
| ·寄存器时钟的产生 | 第44-46页 |
| ·测试过程 | 第46页 |
| ·帧同步发送器发送数据测试 | 第46-51页 |
| ·发送数据实现描述 | 第46-48页 |
| ·FIFO 电路测试 | 第48-50页 |
| ·移位电路测试 | 第50-51页 |
| ·帧同步发送器中断的引入 | 第51-54页 |
| 结束语 | 第54-55页 |
| 参考文献 | 第55-56页 |
| 致谢 | 第56-57页 |
| 附录A 相关硬件器件说明 | 第57-59页 |
| 附录B 系统硬件图 | 第59-63页 |
| 附录C 硬件测试图 | 第63-65页 |
| 附录D 课题相关 S5920 寄存器内容说明 | 第65-66页 |
| 附录E I/O 或存储空间大小的说明 | 第66-68页 |
| 作者简介 | 第68页 |
