基于FPGA组的ASIC逻辑验证技术研究
| 图目录 | 第1-7页 |
| 表目录 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-18页 |
| ·ASIC逻辑验证方法 | 第10-14页 |
| ·基于软件模拟的验证方法 | 第11-12页 |
| ·基于硬件仿真的验证方法 | 第12-13页 |
| ·软件模拟和硬件仿真存在的缺陷 | 第13-14页 |
| ·基于 FPGA的验证方法 | 第14页 |
| ·基于 FPGA的验证方法带来的问题 | 第14-16页 |
| ·逻辑分割问题 | 第15-16页 |
| ·FPGA互连结构问题 | 第16页 |
| ·基于 FPGA的原型系统验证流程 | 第16-18页 |
| 第二章 原型验证系统发展现状 | 第18-22页 |
| ·ASIC原型系统的研究现状 | 第18页 |
| ·现有原型系统简介 | 第18-20页 |
| ·HARDI-HAPS10 | 第18-19页 |
| ·DINI-DN6000k10 | 第19-20页 |
| ·现有原型系统存在的缺陷 | 第20-22页 |
| 第三章 验证系统硬件结构设计与实现 | 第22-37页 |
| ·逻辑分割面临的问题和系统设计目标 | 第22页 |
| ·现有验证系统的互连结构 | 第22-24页 |
| ·矩阵式对称互连结构 | 第22-23页 |
| ·星形对称互连结构 | 第23页 |
| ·环形对称互连结构 | 第23-24页 |
| ·可配置的非对称互连结构 | 第24-31页 |
| ·对称互连结构的缺陷 | 第24-25页 |
| ·非对称互连结构的优势 | 第25-27页 |
| ·非对称结构设计 | 第27-29页 |
| ·互连结构性能比较 | 第29-30页 |
| ·FPGA与外部模块间的可配置互连 | 第30-31页 |
| ·可配置的系统设计方案的实现 | 第31-36页 |
| ·系统组成和验证平台设计 | 第31-32页 |
| ·FPGA阵列逻辑下载 | 第32-33页 |
| ·对接口电平的灵活支持 | 第33-34页 |
| ·存储器及其他部件的实现 | 第34-35页 |
| ·对系统调试诊断的支持 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 ASIC逻辑分割算法研究与实现 | 第37-54页 |
| ·问题描述 | 第37-38页 |
| ·逻辑分割(Partition) | 第37-38页 |
| ·逻辑分配(Assign) | 第38页 |
| ·逻辑分割算法研究现状 | 第38-40页 |
| ·综合前分割 | 第38-39页 |
| ·映射前分割 | 第39页 |
| ·映射后分割 | 第39页 |
| ·两类分割方法比较 | 第39-40页 |
| ·基于模块的逻辑分割算法思想 | 第40-41页 |
| ·参数提取过程 | 第40-41页 |
| ·逻辑分割过程 | 第41页 |
| ·算法过程描述 | 第41-44页 |
| ·结构调整和分割准备阶段 | 第42-43页 |
| ·逻辑分割阶段 | 第43-44页 |
| ·算法实现 | 第44-50页 |
| ·程序设计 | 第45-46页 |
| ·结构描述文件的构造 | 第46-48页 |
| ·算法模拟结果 | 第48-50页 |
| ·算法性能分析 | 第50-53页 |
| ·性能评价标准 | 第50-51页 |
| ·两类分割方法的性能对比 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 逻辑分割算法的并行化研究 | 第54-67页 |
| ·逻辑分割并行化问题 | 第54-58页 |
| ·任务并行化的意义 | 第54-55页 |
| ·任务并行度 | 第55-57页 |
| ·任务分配策略 | 第57-58页 |
| ·并行处理方案一 | 第58-60页 |
| ·算法思想 | 第58-59页 |
| ·过程描述 | 第59-60页 |
| ·并行处理方案二 | 第60-62页 |
| ·算法思想 | 第60-61页 |
| ·过程描述 | 第61-62页 |
| ·算法性能分析 | 第62-65页 |
| ·方案一 | 第62-63页 |
| ·方案二 | 第63-65页 |
| ·实现结果 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 结束语 | 第67-70页 |
| ·工作总结 | 第68-69页 |
| ·进一步的工作 | 第69-70页 |
| 致谢 | 第70-72页 |
| 攻读硕士期间发表的论文 | 第72-73页 |
| 参考文献 | 第73-74页 |
