基于FPGA的CAN通讯卡设计和实现
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 引言 | 第7-8页 |
| 第一章 绪论 | 第8-9页 |
| ·研究背景及意义 | 第8页 |
| ·论文的研究内容及结构安排 | 第8-9页 |
| 第二章 相关技术 | 第9-20页 |
| ·FPGA技术 | 第9-12页 |
| ·FPGA简介 | 第9-10页 |
| ·开发平台与语言 | 第10-12页 |
| ·CAN总线技术概述 | 第12-20页 |
| ·CAN技术简介 | 第12-13页 |
| ·CAN协议 | 第13页 |
| ·CAN的报文传送和帧结构 | 第13-20页 |
| 第三章 CAN卡软硬件的设计 | 第20-27页 |
| ·系统结构及整体设计方案 | 第20页 |
| ·CAN卡的硬件设计 | 第20-24页 |
| ·PCI总线接口 | 第20-22页 |
| ·主控制器 | 第22页 |
| ·数据缓冲区 | 第22-23页 |
| ·CAN协议控制器 | 第23-24页 |
| ·CAN总线收发器 | 第24页 |
| ·FPGA内部功能的设计 | 第24-27页 |
| ·主要功能描述 | 第24页 |
| ·SJA1000寄存器分配 | 第24-27页 |
| 第四章 CAN卡软硬件的实现 | 第27-67页 |
| ·系统结构及配置 | 第27-28页 |
| ·PCI接口模块的实现 | 第28-33页 |
| ·PCI9052功能特点 | 第28页 |
| ·PCI9052的ISA接口模式 | 第28-32页 |
| ·CAN通信卡的功能实现和上电配置 | 第32-33页 |
| ·CAN协议控制器模块的实现 | 第33-35页 |
| ·CAN协议控制器(SJA1000) | 第33-34页 |
| ·协议控制器电路 | 第34-35页 |
| ·CAN收发器模块的实现 | 第35-36页 |
| ·缓冲区模块的实现 | 第36-38页 |
| ·主控制器模块的实现 | 第38页 |
| ·FPGA内部功能的实现 | 第38-61页 |
| ·技术特色 | 第39-46页 |
| ·状态机在 FPGA中的应用 | 第39-41页 |
| ·仲裁技术 | 第41-42页 |
| ·地址映射 | 第42-44页 |
| ·循环存储 | 第44-46页 |
| ·初始化模块的实现 | 第46-47页 |
| ·SJA1000控制模块的实现 | 第47-53页 |
| ·双口RAM控制模块的实现 | 第53-59页 |
| ·字节计数模块的实现 | 第59-60页 |
| ·数据帧计数模块的实现 | 第60-61页 |
| ·PCB制板 | 第61-62页 |
| ·布局 | 第61-62页 |
| ·布线 | 第62页 |
| ·系统测试与评价 | 第62-67页 |
| 第五章 结论与展望 | 第67-69页 |
| ·结论 | 第67-68页 |
| ·展望 | 第68-69页 |
| 参考文献 | 第69-70页 |
| 致谢 | 第70-71页 |
