| 摘要 | 第11-14页 |
| ABSTRACT | 第14-16页 |
| 第一章 绪论 | 第17-33页 |
| 1.1 课题研究背景及意义 | 第17-29页 |
| 1.1.1 5G通信 | 第17-22页 |
| 1.1.2 大规模MIMO技术 | 第22-29页 |
| 1.2 本文的主要工作和创新点 | 第29-31页 |
| 1.3 论文结构 | 第31-33页 |
| 第二章 相关背景 | 第33-49页 |
| 2.1 大规模MIMO系统模型 | 第33-39页 |
| 2.1.1 单用户大规模MIMO | 第33-35页 |
| 2.1.2 多用户大规模MIMO | 第35-37页 |
| 2.1.3 线性信号处理 | 第37-39页 |
| 2.2 基带信号处理 | 第39-44页 |
| 2.2.1 信道估计 | 第39-41页 |
| 2.2.2 信号检测 | 第41-43页 |
| 2.2.3 预编码技术 | 第43-44页 |
| 2.3 联合检测译码 | 第44-47页 |
| 2.4 本章小结 | 第47-49页 |
| 第三章 基于牛顿迭代的近似检测算法 | 第49-65页 |
| 3.1 模型及相关研究 | 第49-51页 |
| 3.1.1 上行链路系统模型 | 第49-50页 |
| 3.1.2 大规模MIMO系统中的线性检测 | 第50页 |
| 3.1.3 基于纽曼级数的多项式扩展方法 | 第50-51页 |
| 3.2 基于牛顿迭代的近似检测算法 | 第51-55页 |
| 3.2.1 大规模MIMO系统中基于NI的矩阵逆 | 第52-53页 |
| 3.2.2 NI和PE方法的关系 | 第53-54页 |
| 3.2.3 基于对角带牛顿迭代的近似检测算法 | 第54-55页 |
| 3.3 计算复杂度 | 第55-58页 |
| 3.4 实验结果对比分析 | 第58-62页 |
| 3.5 本章小结 | 第62-65页 |
| 第四章 基于迭代加工的大规模MIMO近似迭代信号检测和预编码算法 | 第65-85页 |
| 4.1 模型及相关研究 | 第65-72页 |
| 4.1.1 上下行链路模型 | 第66页 |
| 4.1.2 检测和预编码 | 第66-67页 |
| 4.1.3 近似迭代检测和预编码 | 第67-72页 |
| 4.2 基于迭代加工的近似迭代算法 | 第72-75页 |
| 4.2.1 迭代加工 | 第72页 |
| 4.2.2 基于迭代加工的近似迭代算法 | 第72-73页 |
| 4.2.3 复杂度分析 | 第73-75页 |
| 4.3 实验结果对比分析 | 第75-83页 |
| 4.4 本章小结 | 第83-85页 |
| 第五章 基于NI的大规模MIMO检测矩阵逆硬件加速器 | 第85-113页 |
| 5.1 基于NI矩阵逆信号检测加速器设计框架 | 第85-89页 |
| 5.1.1 牛顿迭代4×4规模矩阵逆硬件加速器结构框架 | 第86-88页 |
| 5.1.2 大规模MIMO条件下NI矩阵逆设计框架 | 第88-89页 |
| 5.2 设计参数选择 | 第89-92页 |
| 5.3 NI_4x4牛顿迭代矩阵逆硬件加速器关键模块设计 | 第92-100页 |
| 5.3.1 DPU处理单元 | 第93-95页 |
| 5.3.2 UPU处理单元 | 第95-97页 |
| 5.3.3 MAC单元 | 第97-98页 |
| 5.3.4 scale单元 | 第98-100页 |
| 5.3.5 reciprocal单元 | 第100页 |
| 5.4 阵列结构牛顿迭代矩阵逆硬件加速器 | 第100-102页 |
| 5.4.1 基于NI_8x8模块的任务执行流程 | 第100-101页 |
| 5.4.2 阵列结构NI_8x8硬件设计 | 第101-102页 |
| 5.5 迭代结构牛顿迭代矩阵逆硬件加速器 | 第102-109页 |
| 5.5.1 面向迭代结构NI_iter的任务划分及调度 | 第102-104页 |
| 5.5.2 迭代结构NI_iter控制状态机设计 | 第104-109页 |
| 5.6 VLSI实验结果和比较分析 | 第109-112页 |
| 5.7 本章小结 | 第112-113页 |
| 第六章 基于DBNI的大规模MIMO检测矩阵逆硬件加速器 | 第113-139页 |
| 6.1 基于DBNI矩阵逆信号检测加速器设计框架 | 第113-118页 |
| 6.1.1 DBNI矩阵逆硬件加速器结构 | 第113-115页 |
| 6.1.2 大规模MIMO条件下DBNI矩阵逆设计框架 | 第115-117页 |
| 6.1.3 设计参数选择 | 第117-118页 |
| 6.2 DBNI矩阵逆硬件加速器关键模块设计 | 第118-124页 |
| 6.2.1 Gram计算模块Gram_4x4 | 第119-123页 |
| 6.2.2迭代求逆计算模块DBNIINV_4x5 | 第123-124页 |
| 6.3 迭代结构DBNI矩阵逆硬件加速器 | 第124-133页 |
| 6.3.1 迭代结构DBNI矩阵逆硬件加速器任务划分及调度 | 第125-129页 |
| 6.3.2 迭代结构DBNI矩阵逆硬件加速器控制单元设计 | 第129-133页 |
| 6.4 VLSI实验结果和比较分析 | 第133-137页 |
| 6.5 本章小结 | 第137-139页 |
| 第七章 结束语 | 第139-143页 |
| 7.1 本文工作总结 | 第139-141页 |
| 7.2 未来研究方向 | 第141-143页 |
| 致谢 | 第143-145页 |
| 参考文献 | 第145-159页 |
| 作者在学期间取得的学术成果 | 第159-163页 |
| 附录A 符号说明 | 第163页 |
