摘要 | 第5-6页 |
ABSTRACT | 第6页 |
第一章 绪论 | 第10-13页 |
1.1 研究背景和意义 | 第10页 |
1.2 数字锁相环的发展以及研究现状 | 第10-12页 |
1.3 论文的主要工作和结构安排 | 第12-13页 |
第二章 数字锁相环概述 | 第13-28页 |
2.1 数字锁相环的基本原理 | 第13-14页 |
2.1.1 模拟锁相环基本原理 | 第13页 |
2.1.2 数字锁相环基本原理 | 第13-14页 |
2.2 早期数字锁相环的基本类型 | 第14-18页 |
2.2.1 Flip-flop型 | 第14-15页 |
2.2.2 Nyquist-rate型 | 第15页 |
2.2.3 Lead-lag型 | 第15-16页 |
2.2.4 Exclusive-or型 | 第16-17页 |
2.2.5 Zero-crossing型 | 第17页 |
2.2.6 DTL(Digital Tanlock Loop)型 | 第17-18页 |
2.2.7 TDTL(Time-Delay Digital Tanlock Loop)型 | 第18页 |
2.3 目前数字锁相环的基本结构类型 | 第18-27页 |
2.3.1 鉴相器 | 第19-21页 |
2.3.2 数字环路滤波器 | 第21-22页 |
2.3.3 数控振荡器 | 第22-23页 |
2.3.4 分频器 | 第23-27页 |
2.4 本章小结 | 第27-28页 |
第三章 全数字锁相环的设计和建模分析 | 第28-58页 |
3.1 连续域锁相环的模型 | 第28-30页 |
3.1.1 连续域锁相环的相位模型 | 第28-30页 |
3.1.2 连续域锁相环滤波器的传输函数 | 第30页 |
3.2 离散域锁相环的模型 | 第30-31页 |
3.3 鉴相器 | 第31-42页 |
3.3.1 基于解析滤波器和CORDIC算法的鉴相器原理 | 第31-32页 |
3.3.2 解析滤波器 | 第32-40页 |
3.3.3 相位获取结构 | 第40-42页 |
3.4 相位展开结构 | 第42-44页 |
3.5 环路滤波器 | 第44-50页 |
3.6 数控振荡器 | 第50-52页 |
3.6.1 基于LUT结构的直接数字式频率合成器 | 第50-51页 |
3.6.2 基于CORDIC结构的直接数字式频率合成器 | 第51-52页 |
3.7 全数字锁相环整体的行为级仿真 | 第52-57页 |
3.7.1 行为级模型的建立 | 第52-53页 |
3.7.2 LUT结构DDS全数字锁相环的行为级仿真 | 第53-56页 |
3.7.3 CORDIC结构DDS全数字锁相环的行为级仿真 | 第56-57页 |
3.8 本章小结 | 第57-58页 |
第四章 全数字锁相环的RTL实现 | 第58-73页 |
4.1 基于LUT结构DDS的全数字锁相环的RTL实现 | 第58-67页 |
4.1.1 鉴相器的RTL实现与仿真 | 第58-61页 |
4.1.2 相位展开结构与环路滤波器的RTL实现 | 第61页 |
4.1.3 LUT结构数控振荡器的RTL实现 | 第61-63页 |
4.1.4 基于LUT结构DDS的全数字锁相环的整体仿真 | 第63-67页 |
4.2 基于CORDIC结构DDS的全数字锁相环的RTL实现 | 第67-72页 |
4.2.1 鉴相器的RTL实现与仿真 | 第67-69页 |
4.2.2 相位展开结构与环路滤波器的RTL实现 | 第69-70页 |
4.2.3 CORDIC结构数控振荡器的RTL实现 | 第70-71页 |
4.2.4 基于CORDIC结构DDS的全数字锁相环的整体仿真 | 第71-72页 |
4.3 本章小结 | 第72-73页 |
第五章 全数字锁相环的ASIC设计 | 第73-79页 |
5.1 ASIC设计流程简述 | 第73-74页 |
5.2 基于CORDIC结构DDS的全数字锁相环的ASIC设计 | 第74-77页 |
5.2.1 选取的全数字锁相环结构 | 第74-75页 |
5.2.2 ASIC设计过程 | 第75-77页 |
5.3 全数字锁相环的后仿真 | 第77-78页 |
5.4 本章小结 | 第78-79页 |
第六章 总结与展望 | 第79-81页 |
6.1 工作总结 | 第79页 |
6.2 展望 | 第79-81页 |
致谢 | 第81-82页 |
参考文献 | 第82-86页 |
攻读硕士学位期间取得的成果 | 第86-87页 |