| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第6-9页 |
| 1.1 课题背景 | 第6-7页 |
| 1.2 论文的主要贡献 | 第7页 |
| 1.3 论文的主要结构 | 第7-9页 |
| 第二章 功耗分析与低功耗技术 | 第9-20页 |
| 2.1 功耗分析 | 第9-13页 |
| 2.1.1 静态功耗分析 | 第9-11页 |
| 2.1.1.1 亚阈值电流 | 第10页 |
| 2.1.1.2 反偏二极管电流 | 第10页 |
| 2.1.1.3 门栅感应漏极电流 | 第10-11页 |
| 2.1.1.4 栅漏电流 | 第11页 |
| 2.1.2 动态功耗分析 | 第11-13页 |
| 2.1.2.1 跳变功耗 | 第11-12页 |
| 2.1.2.2 短路功耗 | 第12-13页 |
| 2.1.3 静态功耗优化与动态功耗优化之间的矛盾 | 第13页 |
| 2.2 低功耗技术与物理方法 | 第13-19页 |
| 2.2.1 低功耗技术综述 | 第13页 |
| 2.2.2 低功耗优化方案 | 第13-15页 |
| 2.2.3 物理设计中用到的低功耗方案 | 第15-18页 |
| 2.2.3.1 面积优化 | 第15页 |
| 2.2.3.2 门控时钟 | 第15-16页 |
| 2.2.3.3 多阈值电压CMOS | 第16页 |
| 2.2.3.4 多电源多电压 | 第16-17页 |
| 2.2.3.5 电源关断与状态保持电源门控 | 第17-18页 |
| 2.2.3.6 动态电压与频率调节 | 第18页 |
| 2.2.4 论文所采用的低功耗优化方案 | 第18-19页 |
| 2.3 本章小结 | 第19-20页 |
| 第三章 ICC简介与物理设计基本流程 | 第20-23页 |
| 3.1 IC Compiler工具简介 | 第20-21页 |
| 3.2 基于IC Compiler的物理设计流程 | 第21-22页 |
| 3.3 本章小结 | 第22-23页 |
| 第四章 智能电表控制芯片的低功耗物理设计 | 第23-39页 |
| 4.1 芯片功能综述 | 第23-24页 |
| 4.2 建立设计环境Data Setup | 第24-25页 |
| 4.3 低功耗版图布局及规划Design Planning | 第25-31页 |
| 4.3.1 定义core形状及面积 | 第25-27页 |
| 4.3.2 硬核摆放 | 第27-28页 |
| 4.3.3 电源规划 | 第28-31页 |
| 4.4 单元布局及优化Placement | 第31-32页 |
| 4.5 时钟树综合及优化Clock Tree Synthesis | 第32-35页 |
| 4.6 布线Routing | 第35-36页 |
| 4.7 芯片完成Chip Finishing | 第36-38页 |
| 4.8 本章小结 | 第38-39页 |
| 第五章 低功耗分析 | 第39-46页 |
| 5.1 电压降分析 | 第39-43页 |
| 5.2 功耗分析 | 第43-45页 |
| 5.3 本章小结 | 第45-46页 |
| 第六章 芯片流片后测试结果 | 第46-51页 |
| 6.1 极限参数 | 第46页 |
| 6.2 直流参数 | 第46-48页 |
| 6.3 交流参数 | 第48-49页 |
| 6.4 可靠性参数 | 第49-50页 |
| 6.5 本章小结 | 第50-51页 |
| 总结和展望 | 第51-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-55页 |