| 目录 | 第2-4页 |
| 图表目录 | 第4-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 信息安全的重要性 | 第8-9页 |
| 1.2 信息安全芯片的研究目标与状况 | 第9-11页 |
| 1.3 SHA-3算法概述 | 第11-12页 |
| 1.4 GR(?)STL算法的研究现状 | 第12-13页 |
| 1.5 论文内容及章节安排 | 第13-14页 |
| 第二章 密码算法概述 | 第14-29页 |
| 2.1 密码算法概述 | 第14-21页 |
| 2.1.1 对称密码算法 | 第14-16页 |
| 2.1.2 非对称密码算法 | 第16-17页 |
| 2.1.3 散列算法 | 第17-21页 |
| 2.2 GR(?)STL算法 | 第21-29页 |
| 第三章 GR(?)STL-224/256的VLSI结构 | 第29-50页 |
| 3.1 由算法分析硬件的实现 | 第29-31页 |
| 3.2 各个子模块的划分与设计 | 第31-48页 |
| 3.2.1 控制单元的设计 | 第31-33页 |
| 3.2.2 MsgLatch模块的设计 | 第33页 |
| 3.2.3 Padding模块的设计 | 第33-35页 |
| 3.2.4 NewPipeline模块的设计 | 第35-36页 |
| 3.2.5 P置换的模块设计 | 第36-39页 |
| 3.2.6 将SubBytes和ShiftBytes合为ShiftSubBytes | 第39-44页 |
| 3.2.7 Q置换的模块设计 | 第44-45页 |
| 3.2.8 ChainSel的模块设计 | 第45页 |
| 3.2.9 ChainLatch的模块设计 | 第45-46页 |
| 3.2.10 Output的模块设计 | 第46-47页 |
| 3.2.11 顶层模块的设计 | 第47-48页 |
| 3.3 测试代码的编写 | 第48-50页 |
| 第四章 FPGA验证与性能分析 | 第50-61页 |
| 4.1 用ALTERA DE2进行FPGA验证 | 第50-57页 |
| 4.1.1 Altera DE2简介 | 第50-51页 |
| 4.1.2 ROM模块的设计 | 第51-52页 |
| 4.1.3 Driver模块的设计 | 第52-54页 |
| 4.1.4 BCD模块的设计 | 第54页 |
| 4.1.5 Wrapper模块的设计 | 第54-55页 |
| 4.1.6 Test模块的设计和QuestaSim-64 6.4仿真 | 第55页 |
| 4.1.7 FPGA验证 | 第55-57页 |
| 4.2 采用SMIC工艺库进行DC综合 | 第57-59页 |
| 4.2.1 DC综合简介及其设置 | 第57-58页 |
| 4.2.2 DC综合结果及其分析 | 第58-59页 |
| 4.3 GR(?)STL的VLSI实现的性能的比较分析 | 第59-61页 |
| 第五章 总结与展望 | 第61-64页 |
| 参考文献 | 第64-68页 |
| 致谢 | 第68-70页 |
