首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

3D NoC中多跳传输机制及TSV可靠性研究

致谢第7-8页
摘要第8-9页
ABSTRACT第9-10页
第一章 绪论第16-23页
    1.1 研究背景第16-20页
        1.1.1 SoC的发展瓶颈问题第16-17页
        1.1.2 NoC的提出第17-18页
        1.1.3 3D NoC的提出第18页
        1.1.4 多跳传输的引入第18-19页
        1.1.5 TSV容错设计的必要性第19-20页
    1.2 国内外研究现状第20-21页
        1.2.1 多跳传输机制研究现状第20页
        1.2.2 TSV容错设计研究现状第20-21页
    1.3 本文主要研究内容第21-22页
    1.4 论文结构第22-23页
第二章 NoC通信基础第23-36页
    2.1 NoC拓扑结构概述第23-25页
    2.2 NoC中通讯节点简介第25-32页
        2.2.1 路由器架构第25-31页
        2.2.2 流水阶段第31页
        2.2.3 流水阶段优化技术第31-32页
    2.3 3D NoC通信架构第32-34页
        2.3.1 3D NoC拓扑结构第32-34页
        2.3.2 3D NoC中TSV选择策略分析第34页
    2.4 本章小结第34-36页
第三章 高可靠多跳传输机制第36-49页
    3.1 问题的引入第36页
    3.2 路由器整体架构第36-37页
    3.3 输入端口故障情况分析第37-38页
    3.4 高可靠多跳传输实现第38-44页
        3.4.1 最远多跳传输节点第38-39页
        3.4.2 F_i值更新第39-41页
        3.4.3 多跳传输路径建立方法第41-43页
        3.4.4 问题分析第43-44页
    3.5 实验及结果分析第44-48页
        3.5.1 无故障情况下网络性能第44-45页
        3.5.2 故障情况下网络性能第45-48页
        3.5.3 面积和功耗开销第48页
    3.6 本章小结第48-49页
第四章 3D NoC中基于分组共享的TSV混合容错方法第49-61页
    4.1 问题引入第49-51页
    4.2 TSV自适应容错整体设计第51-53页
        4.2.1 TSV自适应容错架构第51-52页
        4.2.2 自适应通道选择第52-53页
    4.3 TSV自适应容错详细设计第53-57页
        4.3.1 冗余架构设计第53-55页
        4.3.2 串行化及解串行化设计第55-57页
    4.4 实验及结果分析第57-60页
        4.4.1 性能评估第57-59页
        4.4.2 面积开销第59-60页
    4.5 本章小结第60-61页
第五章 总结与展望第61-63页
    5.1 论文工作总结第61-62页
    5.2 未来展望第62-63页
参考文献第63-68页
攻读硕士学位期间的学术活动及成果情况第68页

论文共68页,点击 下载论文
上一篇:立体显示快速显像方法研究
下一篇:THz波段RTO器件集成与功率合研究