| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-14页 |
| 1.1 列车通信网络技术发展概况 | 第8-10页 |
| 1.2 列车以太网交换机及相关技术简介 | 第10-12页 |
| 1.2.1 列车以太网交换机的特点及应用 | 第10-11页 |
| 1.2.2 POE技术简介 | 第11-12页 |
| 1.3 课题的主要内容及意义 | 第12页 |
| 1.4 论文结构 | 第12-14页 |
| 2 基于Zynq7010的列车以太网交换机需求分析与总体设计 | 第14-23页 |
| 2.1 列车以太网交换机需求分析 | 第14-15页 |
| 2.2 基于Zynq7010的列车以太网交换机总体设计 | 第15-22页 |
| 2.2.1 方案的选取 | 第15-16页 |
| 2.2.2 主要器件选型 | 第16-21页 |
| 2.2.3 整体结构和功能实现 | 第21-22页 |
| 2.3 本章小结 | 第22-23页 |
| 3 基于Zynq7010的列车以太网交换机的硬件电路原理图设计 | 第23-40页 |
| 3.1 主控制模块电路设计 | 第23-33页 |
| 3.1.1 主控芯片电路 | 第23-25页 |
| 3.1.2 DDR3内存接口电路 | 第25-27页 |
| 3.1.3 Quad SPI Flash接口电路 | 第27-29页 |
| 3.1.4 iNAND接口电路 | 第29-30页 |
| 3.1.5 USB接口电路 | 第30-32页 |
| 3.1.6 RS232接口电路 | 第32-33页 |
| 3.2 以太网交换模块电路设计 | 第33-36页 |
| 3.2.1 以太网交换芯片88E6097电路 | 第33-35页 |
| 3.2.2 千兆PHY芯片88E1112电路 | 第35-36页 |
| 3.3 POE模块电路设计 | 第36-37页 |
| 3.4 电源模块 | 第37-39页 |
| 3.5 本章小结 | 第39-40页 |
| 4 PCB设计与实现 | 第40-50页 |
| 4.1 信号完整性与PCB设计 | 第40页 |
| 4.2 PCB叠层的选取 | 第40-41页 |
| 4.3 PCB布局 | 第41-42页 |
| 4.4 PCB布线 | 第42-49页 |
| 4.4.1 DDR3走线 | 第44-47页 |
| 4.4.2 以太网走线 | 第47-49页 |
| 4.5 PCB设计后处理 | 第49页 |
| 4.6 本章小结 | 第49-50页 |
| 5 板卡测试与应用 | 第50-61页 |
| 5.1 板卡硬件测试 | 第50-51页 |
| 5.2 交换机功能测试 | 第51-57页 |
| 5.3 交换机性能测试 | 第57-60页 |
| 5.4 测试结论 | 第60-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间取得的研究成果 | 第65-66页 |
| 致谢 | 第66-67页 |
