VDIF数据编帧模块和数据预处理模块的设计及FPGA实现
| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第12-16页 |
| 1.1 研究背景与意义 | 第12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.2.1 国外研究现状 | 第12-13页 |
| 1.2.2 国外研究现状 | 第13页 |
| 1.3 本文的主要内容和章节安排 | 第13-16页 |
| 1.3.1 主要内容 | 第13-14页 |
| 1.3.2 章节安排 | 第14-16页 |
| 第2章 VLBI技术简介 | 第16-26页 |
| 2.1 VLBI技术的基本原理 | 第16-18页 |
| 2.2 VLBI技术的系统组成 | 第18-20页 |
| 2.3 VLBI数据传输系统数据格式发展简介 | 第20-21页 |
| 2.4 VDIF数据格式简介 | 第21-26页 |
| 2.4.1 VDIF帧头格式 | 第22-23页 |
| 2.4.2 VDIF数据序列格式 | 第23-26页 |
| 第3章 FPGA设计基础 | 第26-41页 |
| 3.1 FPGA发展与结构特点 | 第26-32页 |
| 3.1.1 FPGA发展 | 第26-27页 |
| 3.1.2 FPGA结构特点 | 第27-32页 |
| 3.2 FPGA设计软件 | 第32-38页 |
| 3.2.1 ISE开发平台简介 | 第32-33页 |
| 3.2.2 VHDL简介 | 第33-38页 |
| 3.3 Spartan-6 FPGA介绍 | 第38页 |
| 3.4 FPGA设计流程 | 第38-41页 |
| 第4章 VDIF数据编帧模块的实现 | 第41-48页 |
| 4.1 VDIF数据编帧模块结构框图 | 第41-43页 |
| 4.2 子模块描述 | 第43-48页 |
| 4.2.1 数据字产生模块 | 第43页 |
| 4.2.2 数据字FIFO | 第43-44页 |
| 4.2.3 vdif_header模块 | 第44页 |
| 4.2.4 hfifo模块 | 第44-45页 |
| 4.2.5 vdif_control模块 | 第45-46页 |
| 4.2.6 fifo_f模块 | 第46页 |
| 4.2.7 输出控制器 | 第46-48页 |
| 第5章 VDIF数据数据预处理模块结构框图 | 第48-55页 |
| 5.1 VDIF数据预处理模块结构框图 | 第48-50页 |
| 5.2 子模块描述 | 第50-55页 |
| 5.2.1 去帧头模块 | 第50-52页 |
| 5.2.2 ffifo模块 | 第52页 |
| 5.2.3 fan_in模块 | 第52-53页 |
| 5.2.4 cross_switch模块 | 第53页 |
| 5.2.5 dfifo模块 | 第53-55页 |
| 第6章 系统验证与测试 | 第55-60页 |
| 6.1 编帧模块部分验证 | 第55-57页 |
| 6.1.1 帧头产生模块验证 | 第55-56页 |
| 6.1.2 数据字产生模块验证 | 第56页 |
| 6.1.3 数据帧控制器模块验证 | 第56-57页 |
| 6.1.4 编帧模块整体验证 | 第57页 |
| 6.2 数据预处理模块部分验证 | 第57-60页 |
| 6.2.1 去帧头模块验证 | 第57-58页 |
| 6.2.2 扇入模块验证 | 第58页 |
| 6.2.3 交叉选择模块验证 | 第58-59页 |
| 6.2.4 数据预处理模块整体验证 | 第59-60页 |
| 第7章 总结与展望 | 第60-61页 |
| 7.1 总结 | 第60页 |
| 7.2 展望 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65-66页 |
| 攻读学位期间所开展的科研项目和发表的学术论文 | 第66页 |
