基于FPGA的二阶全数字锁相环的设计--FPGA的二阶全数字锁相环的设计
| 摘要 | 第1-5页 |
| abstract | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题背景及研究意义 | 第9页 |
| ·锁相环技术的发展史 | 第9-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·本文的主要工作 | 第12-13页 |
| 第二章 模拟锁相环原理 | 第13-21页 |
| ·模拟锁相环的工作原理 | 第13-14页 |
| ·模拟锁相环的基本组成 | 第14-18页 |
| ·鉴相器 | 第14-15页 |
| ·环路滤波器 | 第15-17页 |
| ·压控振荡器 | 第17-18页 |
| ·模拟锁相环的相位模型与传递函数 | 第18-20页 |
| ·线性相位模型 | 第18-19页 |
| ·传递函数 | 第19-20页 |
| ·锁相环动态性能 | 第20页 |
| 小结 | 第20-21页 |
| 第三章 数字锁相环原理 | 第21-33页 |
| ·数字锁相环的组成 | 第21-31页 |
| ·数字鉴相器 | 第21-27页 |
| ·数字环路滤波器 | 第27-28页 |
| ·数字振荡器 | 第28-31页 |
| ·数字锁相环的数学模型 | 第31-32页 |
| ·鉴相器数学模型 | 第31页 |
| ·环路滤波器数学模型 | 第31-32页 |
| ·数字振荡器数字模型 | 第32页 |
| 小结 | 第32-33页 |
| 第四章 二阶数字锁相环的设计 | 第33-53页 |
| ·Verilog HDL硬件语言简介 | 第33-34页 |
| ·全数字锁相环系统设计 | 第34-47页 |
| ·异或门鉴相器 | 第36-37页 |
| ·K计数环路滤波器 | 第37-42页 |
| ·数字控制振荡器 | 第42-47页 |
| ·分频器 | 第47页 |
| ·二阶全数字锁相环的分析 | 第47-49页 |
| ·全数字锁相环的仿真 | 第49-52页 |
| 小结 | 第52-53页 |
| 第五章 FPGA验证与实现 | 第53-57页 |
| ·FPGA简介 | 第53-54页 |
| ·硬件验证 | 第54-56页 |
| ·下载 | 第54-55页 |
| ·FPGA测试 | 第55-56页 |
| 小结 | 第56-57页 |
| 第六章 总结 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60-61页 |
| 攻读硕士期间发表的学术论文 | 第61页 |
