基于SDH的芯片验证平台研究与设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·论文目的及意义 | 第9页 |
| ·传送网发展现状 | 第9-10页 |
| ·芯片验证技术简介 | 第10-11页 |
| ·论文工作及创新点 | 第11-12页 |
| ·论文的章节安排 | 第12-13页 |
| 第二章 SDH开销和指针处理芯片介绍 | 第13-21页 |
| ·SDH原理简介 | 第13-16页 |
| ·芯片结构特点 | 第16-17页 |
| ·芯片功能介绍 | 第17-21页 |
| ·接收线路侧 | 第17-19页 |
| ·接收终端侧 | 第19页 |
| ·发送终端侧 | 第19页 |
| ·发送线路侧 | 第19-21页 |
| 第三章 验证方法与技术 | 第21-28页 |
| ·仿真验证介绍 | 第21-23页 |
| ·单元测试 | 第21-22页 |
| ·集成测试 | 第22页 |
| ·系统测试 | 第22-23页 |
| ·验证平台结构介绍 | 第23-25页 |
| ·验证平台组件构成 | 第23-25页 |
| ·验证环境搭建步骤 | 第25页 |
| ·仿真验证流程 | 第25-28页 |
| 第四章 SDH芯片验证环境设计 | 第28-52页 |
| ·基于SDH芯片的验证平台构架 | 第28-30页 |
| ·平台语言选择 | 第28-29页 |
| ·构架设计方案 | 第29-30页 |
| ·验证组件的设计 | 第30-47页 |
| ·SDH成帧器设计 | 第31-35页 |
| ·总线功能模型设计 | 第35-42页 |
| ·参考模型和记分板设计 | 第42-46页 |
| ·时钟产生与顶层设计 | 第46-47页 |
| ·基于Tcl的测试用例 | 第47-52页 |
| ·Tcl与SV结合的优点 | 第48-49页 |
| ·SV平台的Tcl命令扩展 | 第49-52页 |
| 第五章 基于Tcl、SV的联合功能验证 | 第52-74页 |
| ·Tcl与SV联合仿真过程 | 第52-54页 |
| ·时钟模块单元测试 | 第54-57页 |
| ·时钟模块设计方案 | 第54-55页 |
| ·验证与分析 | 第55-57页 |
| ·基本数据流验证 | 第57-64页 |
| ·基本数据流介绍 | 第58-59页 |
| ·上行数据流验证 | 第59-62页 |
| ·下行数据流验证 | 第62-64页 |
| ·系统仿真验证 | 第64-74页 |
| ·开销串口功能验证 | 第64-70页 |
| ·仿真验证与分析 | 第70-74页 |
| 第六章 结束语 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻硕期间取得的研究成果 | 第79页 |
