基于FPGA的SoC/IP验证平台的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-16页 |
| ·课题背景 | 第9-10页 |
| ·SoC验证方法 | 第10-14页 |
| ·软硬件协同验证 | 第10-11页 |
| ·基于IP的验证 | 第11-12页 |
| ·FPGA验证 | 第12-14页 |
| ·本文的研究内容 | 第14-16页 |
| 第2章 Virtex-II系列器件概述 | 第16-27页 |
| ·Virtex-Ⅱ系列器件及其特性 | 第16-17页 |
| ·Virtex-II系列器件内部逻辑结构 | 第17-24页 |
| ·输入输出逻辑块 | 第17-19页 |
| ·可配置逻辑功能块 | 第19-21页 |
| ·数字时钟管理器和全局时钟缓冲器 | 第21-23页 |
| ·块存储器 | 第23页 |
| ·乘法器模块 | 第23-24页 |
| ·Virtex-II配置模式 | 第24-25页 |
| ·SoC/IP验证平台的FPGA的选择 | 第25页 |
| ·本章小结 | 第25-27页 |
| 第3章 SoC/IP验证平台的模块设计 | 第27-47页 |
| ·存储器模块 | 第28-31页 |
| ·SDRAM存储器 | 第28-29页 |
| ·FLASH存储器 | 第29页 |
| ·SRAM存储器 | 第29-30页 |
| ·BOOT ROM存储器 | 第30-31页 |
| ·FPGA的配置模式 | 第31-32页 |
| ·I/O设备与接口模块 | 第32-45页 |
| ·USB接口 | 第33-34页 |
| ·UART串行接口 | 第34-36页 |
| ·ETHC接口 | 第36-38页 |
| ·AC97 编解码器 | 第38-39页 |
| ·PCI接口 | 第39-41页 |
| ·I2C接口模块 | 第41页 |
| ·AD转换模块 | 第41-43页 |
| ·DA转换模块 | 第43-44页 |
| ·IrDA接口 | 第44-45页 |
| ·测试模块及扩展口部分 | 第45-46页 |
| ·其他功能模块 | 第46页 |
| ·手动复位 | 第46页 |
| ·系统电源 | 第46页 |
| ·本章小结 | 第46-47页 |
| 第4章 系统实现 | 第47-57页 |
| ·SoC/IP验证平台的板级实现 | 第47-51页 |
| ·建立元件库 | 第47-48页 |
| ·定义PCB板的板边框及导入网表 | 第48-49页 |
| ·定义设计规则及元件布局布线 | 第49-51页 |
| ·设计规则检查及覆铜 | 第51页 |
| ·SoC/IP验证平台板级的信号完整性 | 第51-56页 |
| ·信号完整性噪声源分析 | 第52-53页 |
| ·SoC/IP验证平台板级信号完整性分析 | 第53-56页 |
| ·本章小结 | 第56-57页 |
| 结论 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 攻读学位期间发表的学术论文 | 第62-64页 |
| 致谢 | 第64页 |
