一种新型基于CPLD的多通道数据采集卡的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 绪论 | 第12-15页 |
| ·数据采集系统的研究现状 | 第12页 |
| ·项目背景 | 第12-13页 |
| ·数据采集卡主要设计指标 | 第13-14页 |
| ·论文的主要内容和结构安排 | 第14-15页 |
| 第二章 系统硬件结构设计 | 第15-31页 |
| ·几种常用多通道数据采集系统结构比较 | 第15-17页 |
| ·信号输入通道 | 第15-16页 |
| ·核心控制器 | 第16页 |
| ·通信总线 | 第16-17页 |
| ·项目特点及结构定型依据 | 第17页 |
| ·系统总体结构与外围硬件 | 第17-22页 |
| ·模拟多路选择器(MUX) | 第18-19页 |
| ·可编程放大器 | 第19-20页 |
| ·模/数转换器(ADC) | 第20-21页 |
| ·FIFO 缓冲控制器 | 第21-22页 |
| ·CPLD 控制器 | 第22-25页 |
| ·MAX II 系列CPLD 主要特性 | 第22-23页 |
| ·MAXII CPLD 功能简介 | 第23-24页 |
| ·JTAG 接口外围电路 | 第24-25页 |
| ·CPLD 在本系统中的位置 | 第25页 |
| ·PCI 总线接口 | 第25-30页 |
| ·PCI 总线的结构 | 第25-26页 |
| ·PCI 总线操作 | 第26-28页 |
| ·PCI 总线的配置空间 | 第28-29页 |
| ·PCI 接口芯片 PCI9052 | 第29-30页 |
| ·硬件设计与调试小结 | 第30-31页 |
| 第三章 CPLD 设计 | 第31-55页 |
| ·CPLD 及其开发流程 | 第31-35页 |
| ·FPGA/CPLD 技术简介 | 第31页 |
| ·CPLD 的常用开发工具 | 第31-32页 |
| ·CPLD 的设计流程 | 第32-35页 |
| ·CPLD 内部模块结构 | 第35-37页 |
| ·CPLD 内部寄存器组 | 第37-40页 |
| ·采样通道配置寄存器组 | 第37-38页 |
| ·控制寄存器组 | 第38-40页 |
| ·CPLD 局部总线控制模块 | 第40-43页 |
| ·PCI 写控制模块 | 第40-42页 |
| ·PCI 读控制模块 | 第42-43页 |
| ·CPLD 主控制逻辑模块 | 第43-54页 |
| ·分频器 | 第44-45页 |
| ·采样率发生器 | 第45-47页 |
| ·通道扫描模块 | 第47-49页 |
| ·协调模块 | 第49-51页 |
| ·帧头编码模块 | 第51-54页 |
| ·CPLD 设计小结 | 第54-55页 |
| 第四章 PCI 驱动程序设计 | 第55-64页 |
| ·PCI 控制芯片的配置 | 第55-58页 |
| ·配置EEPROM | 第55-56页 |
| ·配置 PCI9052 内部寄存器 | 第56-58页 |
| ·PCI 驱动开发工具WinDriver | 第58-61页 |
| ·WinDriver 体系结构 | 第58页 |
| ·WinDriver 驱动开发步骤 | 第58-59页 |
| ·WinDriver 驱动程序设计 | 第59-61页 |
| ·PCI 中断处理 | 第61-63页 |
| ·中断与轮询 | 第61页 |
| ·PCI 中断过程 | 第61-62页 |
| ·中断响应 | 第62-63页 |
| ·PCI 驱动程序开发小结 | 第63-64页 |
| 第五章 系统仿真以及性能测试 | 第64-72页 |
| ·仿真测试方案及流程 | 第64页 |
| ·CPLD 系统功能验证 | 第64-66页 |
| ·PLXMON 硬件功能测试 | 第66-70页 |
| ·PCI 中断测试 | 第70-71页 |
| ·系统调试与测试小结 | 第71-72页 |
| 第六章 结论与展望 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 个人简历以及攻读硕士学位期间的研究成果 | 第77-78页 |
| 附录 | 第78-81页 |
