| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第1章 引言 | 第8-18页 |
| ·集成电路的发展及其对EDA 技术的挑战 | 第8-9页 |
| ·布局和布图规划 | 第9-11页 |
| ·在设计流程中的位置 | 第9-11页 |
| ·布局和布图规划的关系 | 第11页 |
| ·BBL 模式下的布图规划 | 第11-13页 |
| ·非曼哈顿互连结构下的布图规划 | 第13-16页 |
| ·非曼哈顿互连结构介绍及其优点 | 第13-14页 |
| ·非曼哈顿互连结构下的布图规划研究现状 | 第14-16页 |
| ·论文主要贡献与组织结构 | 第16-18页 |
| 第2章 Y 互连结构下高效的六边形/三角形布局算法 | 第18-32页 |
| ·基础知识 | 第18-20页 |
| ·问题定义 | 第18-19页 |
| ·序列对表示 | 第19-20页 |
| ·FAST-SP 算法介绍 | 第20页 |
| ·扩展的序列对表示（ESP） | 第20-29页 |
| ·从HTP 得到ESP | 第20-25页 |
| ·从ESP 得到对应的HTP | 第25-29页 |
| ·HTP-ESP 算法 | 第29页 |
| ·实验结果 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 Y 互连结构下精确高效的线长估计模型 | 第32-56页 |
| ·研究背景及本章主要贡献 | 第32-34页 |
| ·基础知识 | 第34-35页 |
| ·问题定义 | 第34页 |
| ·上一章的HTP 布局算法回顾 | 第34页 |
| ·用到的符号和定义 | 第34-35页 |
| ·HPWL-Y 模型 | 第35-38页 |
| ·APWL-Y 模型 | 第38-47页 |
| ·BBY 的AR 的定义 | 第39-41页 |
| ·3-SMT 线长对于线网引脚数目和BBY 的AR 的依赖性 | 第41-45页 |
| ·使用APWL-Y 估计线长 | 第45-47页 |
| ·APWL-Y 驱动的同时优化面积和线长的布局算法 | 第47页 |
| ·实验结果 | 第47-55页 |
| ·采用随机测试用例时不同模型的运行时间和误差的比较 | 第48页 |
| ·采用工业界的测试用例时不同线长模型的误差的比较 | 第48-49页 |
| ·不同线长模型用于HTP 布局器的比较 | 第49-53页 |
| ·不同优化目标下的HTP 布局结果 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第4章 X 互连结构下精确高效的拥挤度估计模型 | 第56-73页 |
| ·研究背景 | 第56-58页 |
| ·基础知识 | 第58-59页 |
| ·X 互连结构下的拥挤度模型 | 第59-69页 |
| ·两端线网的概率走线模型 | 第59-64页 |
| ·动态资源分配 | 第64-67页 |
| ·最终容量的计算 | 第67-68页 |
| ·多端线网的处理 | 第68页 |
| ·算法流程 | 第68-69页 |
| ·实验结果 | 第69-72页 |
| ·本章小结 | 第72-73页 |
| 第5章 总结与展望 | 第73-76页 |
| ·研究总结 | 第73-75页 |
| ·需进一步开展的工作 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-81页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第81-82页 |
