| 1 绪论 | 第1-15页 |
| ·论文背景和意义 | 第9-10页 |
| ·ASIC设计方法简介 | 第10-14页 |
| ·ASIC简介 | 第10-11页 |
| ·ASIC设计流程 | 第11-14页 |
| ·本文的主要工作 | 第14-15页 |
| 2 SPWM系统设计 | 第15-25页 |
| ·SPWM系统设计基本原理 | 第15-21页 |
| ·系统设计 | 第15-17页 |
| ·寄存器结构 | 第17-21页 |
| ·RTL级设计 | 第21-24页 |
| ·三角载波产生模块 | 第22页 |
| ·三相交流正弦信号产生模块 | 第22-24页 |
| ·三相六路脉冲序列产生模块 | 第24页 |
| ·本章小结 | 第24-25页 |
| 3 SPWM IP软核的逻辑综合 | 第25-35页 |
| ·综合的概念 | 第25页 |
| ·环境设置 | 第25-26页 |
| ·约束 | 第26-29页 |
| ·约束对象 | 第26-27页 |
| ·约束设置 | 第27-29页 |
| ·SPWM IP软核逻辑综合的基本流程 | 第29-32页 |
| ·设计中的特殊问题的处理 | 第32-34页 |
| ·宏单元(macro)的处理 | 第32-33页 |
| ·全局信号(高扇出信号)的处理 | 第33页 |
| ·插入引脚(PAD) | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 4 布局布线 | 第35-50页 |
| ·数据准备(DATA PREPARATION) | 第35-36页 |
| ·布局规划 | 第36-37页 |
| ·宏单元放置(MACRO CELL PLACEMENT) | 第37-38页 |
| ·电源(POWER) | 第38-39页 |
| ·放置标准单元(STANDARD CELL PLACEMENT) | 第39页 |
| ·时钟树综合(CLOCK TREE SYNTHESIS) | 第39-40页 |
| ·布线(ROUTING) | 第40页 |
| ·静态时序分析STA(STATIC TIMING ANALYSIS) | 第40-41页 |
| ·数据库转换(DTP) | 第41-42页 |
| ·规则检查 | 第42-48页 |
| ·金属密度规则 | 第44-46页 |
| ·天线效应规则 | 第46-48页 |
| ·芯片实现 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 5 验证测试 | 第50-55页 |
| ·功能仿真 | 第50-51页 |
| ·后仿真 | 第51-52页 |
| ·测试 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 6 结论 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 致谢 | 第58-59页 |
| 发表论文 | 第59页 |
