| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| 1．1 自适应天线阵 | 第9-10页 |
| 1．2 自适应数字波束形成 | 第10-11页 |
| 1．3 国内外研究动态和发展趋势 | 第11-12页 |
| 1．4 课题来源及研究工作 | 第12-14页 |
| 第二章 面阵自适应数字波束形成 | 第14-33页 |
| 2．1 面阵模型及方向图 | 第14-16页 |
| 2．2 面阵自适应波束形成 | 第16-17页 |
| 2．3 自适应波束形成算法 | 第17-21页 |
| 2．3．1 LMS算法 | 第18页 |
| 2．3．2 递推最小二乘（RLS）算法 | 第18-19页 |
| 2．3．3 正交投影算法 | 第19-20页 |
| 2．3．4 采样矩阵求逆（SMI）算法 | 第20-21页 |
| 2．4 面阵的QR分解SMI算法（QRD-SMI） | 第21-33页 |
| 2．4．1 算法推导 | 第21-23页 |
| 2．4．2 采用对角加载改进QRD-SMI算法 | 第23-25页 |
| 2．4．3 加窗函数实现阵列低副瓣性能 | 第25-26页 |
| 2．4．4 算法仿真及性能分析 | 第26-31页 |
| 2．4．4．1 采样点数对算法性能的影响 | 第26-28页 |
| 2．4．4．2 对角加载对算法性能的影响 | 第28-30页 |
| 2．4．4．3 加窗函数对算法性能的影响 | 第30-31页 |
| 2．4．5 小结 | 第31-33页 |
| 第三章 小相位扰动约束PHASE-ONLY算法 | 第33-52页 |
| 3．1 均匀线阵的小相位扰动约束PHASE-ONLY算法 | 第33-38页 |
| 3．2 矩形面阵的小相位扰动约束PHASE-ONLY算法 | 第38-52页 |
| 3．2．1 算法推导 | 第38-40页 |
| 3．2．2 算法仿真及性能分析 | 第40-51页 |
| 3．2．2．1 初始方向图、扰动方向图和对消方向图 | 第41-43页 |
| 3．2．2．2 阵元数对算法性能的影响 | 第43-45页 |
| 3．2．2．3 阵元激励幅度加权对算法性能的影响 | 第45-46页 |
| 3．2．2．4 零点个数和位置对算法性能的影响 | 第46-48页 |
| 3．2．2．5 权系数误差对波束形成的影响 | 第48-51页 |
| 3．2．3 小结 | 第51-52页 |
| 第四章 期望方向增益最大约束PHASE（ONLY算法 | 第52-68页 |
| 4．1 算法推导 | 第52-58页 |
| 4．2 算法仿真及性能分析 | 第58-66页 |
| 4．2．1 精度门限和差商步长对算法性能的影响 | 第58-60页 |
| 4．2．2 阵元数对算法性能的影响 | 第60-63页 |
| 4．2．3 置零位置对算法性能的影响 | 第63-64页 |
| 4．2．4 权系数误差对波束形成的影响 | 第64-66页 |
| 4．3 小结 | 第66-67页 |
| 4．4 两种PHASE-ONLY算法的比较 | 第67-68页 |
| 第五章 面阵多波束 | 第68-79页 |
| 5．1 线阵多波束 | 第68-71页 |
| 5．2 面阵多波束 | 第71-76页 |
| 5．3 面阵多波束仿真结果 | 第76-77页 |
| 5．4 小结 | 第77-79页 |
| 第六章 FFT的可编程逻辑器件实现 | 第79-88页 |
| 6．1 可编程逻辑器件概述 | 第79-80页 |
| 6．2 可编程逻辑器件的开发 | 第80-81页 |
| 6．3 基于VHDL的可编程逻辑器件设计 | 第81-82页 |
| 6．3．1 VHDL语言 | 第81-82页 |
| 6．3．2 用VHDL开发可编程逻辑器件 | 第82页 |
| 6．4 用可编程逻辑器件实现FFT | 第82-88页 |
| 6．4．1 FFT算法 | 第82-84页 |
| 6．4．2 CPLD实现 | 第84-88页 |
| 第七章 总结与展望 | 第88-90页 |
| 参考文献 | 第90-92页 |
| 致谢 | 第92页 |
