基于∑-△调制技术的微加速度计系统研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 第一章 绪论 | 第9-15页 |
| ·惯性导航与加速度计 | 第9-10页 |
| ·Σ-Δ微加速度计介绍 | 第10-11页 |
| ·国内外的发展与现状 | 第11-12页 |
| ·本论文研究的目的和意义 | 第12-13页 |
| ·研究内容 | 第13-15页 |
| 第二章 Σ-Δ闭环微加速度计系统模型 | 第15-31页 |
| ·加速度计的结构和工作原理 | 第15-19页 |
| ·加速度计结构 | 第15-16页 |
| ·工作原理 | 第16-17页 |
| ·力学模型 | 第17-18页 |
| ·闭环反馈模型 | 第18-19页 |
| ·Σ-Δ调制技术 | 第19-24页 |
| ·Σ-Δ调制器结构 | 第20-21页 |
| ·工作原理 | 第21-22页 |
| ·二阶Σ-Δ调制器 | 第22-23页 |
| ·抗混叠滤波器 | 第23-24页 |
| ·Σ-Δ微加速度计系统数学模型 | 第24-26页 |
| ·Σ-Δ微加速度计的优点 | 第26-27页 |
| ·Σ-Δ微加速度计Simulink仿真模型 | 第27-28页 |
| ·系统稳定性分析 | 第28-30页 |
| ·小结 | 第30-31页 |
| 第三章 硬件电路设计 | 第31-51页 |
| ·电容检测电路设计 | 第31-38页 |
| ·差动电容传感器原理介绍 | 第31-32页 |
| ·常用电容检测方式 | 第32-34页 |
| ·开关电容检测原理 | 第34-35页 |
| ·全差分开关电容检测 | 第35-37页 |
| ·仿真结果 | 第37-38页 |
| ·量化器设计 | 第38-41页 |
| ·同步时钟比较器 | 第38-40页 |
| ·锁存器电路设计 | 第40-41页 |
| ·数字校正器 | 第41-42页 |
| ·静电力反馈电路设计 | 第42-45页 |
| ·数字信号处理电路设计 | 第45-48页 |
| ·数字信号处理器选择 | 第45-46页 |
| ·数字处理器店路的设计实现 | 第46-48页 |
| ·模拟开关设计 | 第48-50页 |
| ·时钟电路设计 | 第50页 |
| ·小结 | 第50-51页 |
| 第四章 Σ-Δ闭环微加速度计软件部分设计 | 第51-66页 |
| ·数字抽取滤波器结构 | 第51-52页 |
| ·CIC滤波器设计 | 第52-55页 |
| ·补偿滤波器设计 | 第55-56页 |
| ·半带滤波器设计 | 第56-58页 |
| ·抽取时的混叠问题 | 第58-60页 |
| ·Simulink仿真 | 第60-61页 |
| ·数字信号处理的设计实现 | 第61-64页 |
| ·System Generator | 第61-62页 |
| ·VHDL编程 | 第62-63页 |
| ·FPGA资源估计 | 第63-64页 |
| ·Simulink与HDL的协同仿真 | 第64-65页 |
| ·小结 | 第65-66页 |
| 第五章 系统仿真与性能分析 | 第66-75页 |
| ·系统性能分析 | 第66-68页 |
| ·二阶动态性能 | 第66页 |
| ·各模态谐振频率分析 | 第66-68页 |
| ·阻尼分析 | 第68页 |
| ·加速度计的灵敏度和量程分析 | 第68-69页 |
| ·伺服电路对系统性能的影响分析 | 第69-71页 |
| ·前向增益影响 | 第69-70页 |
| ·反馈增益影响 | 第70-71页 |
| ·噪声分析 | 第71-74页 |
| ·机械噪声 | 第71-72页 |
| ·电路噪声 | 第72-73页 |
| ·量化噪声 | 第73-74页 |
| ·小结 | 第74-75页 |
| 第六章 总结和展望 | 第75-77页 |
| ·论文总结 | 第75页 |
| ·课题展望 | 第75-77页 |
| 参考文献 | 第77-80页 |
| 发表论文和参加科研情况说明 | 第80-81页 |
| 致谢 | 第81页 |
