35kV无功补偿线路选相投切仿真与实验研究
| 摘要 | 第2-3页 |
| Abstract | 第3-4页 |
| 1 绪论 | 第7-15页 |
| 1.1 概述 | 第7-8页 |
| 1.2 选相投切技术原理 | 第8-12页 |
| 1.2.1 选相合闸原理 | 第8-9页 |
| 1.2.2 选相分闸原理 | 第9页 |
| 1.2.3 选相投切技术关键 | 第9-12页 |
| 1.3 选相技术国内外研究现状 | 第12-13页 |
| 1.4 论文主要研究内容 | 第13-15页 |
| 2 无功补偿线路投切暂态过程及仿真模型建立 | 第15-21页 |
| 2.1 无功补偿线路合闸暂态过程 | 第15-16页 |
| 2.2 无功补偿线路分闸暂态过程 | 第16-17页 |
| 2.3 无功补偿线路选相投切仿真模型 | 第17-19页 |
| 2.4 本章小结 | 第19-21页 |
| 3 无功补偿线路选相投切仿真研究 | 第21-33页 |
| 3.1 无功补偿线路选相合闸仿真 | 第21-27页 |
| 3.1.1 串联电抗器对选相合闸的影响 | 第21-25页 |
| 3.1.2 断路器机械分散性与串联电抗器对应关系 | 第25-27页 |
| 3.2 无功补偿线路选相分闸仿真 | 第27-32页 |
| 3.2.1 无功补偿线路选相分闸策略 | 第27-28页 |
| 3.2.2 串联电抗器对选相分闸的影响 | 第28-30页 |
| 3.2.3 真空断路器截流值对选相分闸的影响 | 第30-32页 |
| 3.3 本章小结 | 第32-33页 |
| 4 选相投切控制系统设计 | 第33-43页 |
| 4.1 选相投切控制器硬件设计 | 第33-37页 |
| 4.1.1 控制器整体结构 | 第33页 |
| 4.1.2 FPGA核心板 | 第33-34页 |
| 4.1.3 电压零点检测模块 | 第34-35页 |
| 4.1.4 晶闸管触发模块 | 第35-36页 |
| 4.1.5 操作信号检测模块 | 第36-37页 |
| 4.2 选相投切控制器软件设计 | 第37-42页 |
| 4.2.1 软件设计总体结构 | 第37-39页 |
| 4.2.2 电压零点检测模块 | 第39-40页 |
| 4.2.3 零点计时模块 | 第40-41页 |
| 4.2.4 延迟时间计算模块 | 第41-42页 |
| 4.3 本章小结 | 第42-43页 |
| 5 无功补偿线路选相投切实验 | 第43-54页 |
| 5.1 试验线路搭建 | 第43-45页 |
| 5.2 电容器选相投切实验 | 第45-48页 |
| 5.2.1 电容器选相合闸实验 | 第45-47页 |
| 5.2.2 电容器选相分闸实验 | 第47-48页 |
| 5.3 无功补偿线路选相分闸实验 | 第48-53页 |
| 5.4 本章小结 | 第53-54页 |
| 结论 | 第54-56页 |
| 参考文献 | 第56-59页 |
| 攻读硕士学位期间发表学术论文情况 | 第59-60页 |
| 致谢 | 第60-62页 |
