| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 课题背景 | 第12-14页 |
| 1.2 集成电路测试简介 | 第14-16页 |
| 1.3 课题任务和论文章节 | 第16-18页 |
| 第二章 VIRTEX-Ⅱ内部资源架构 | 第18-32页 |
| 2.1 VIRTEX-Ⅱ型FPGA整体架构 | 第18-19页 |
| 2.2 CLB模块 | 第19-24页 |
| 2.2.1 CLB整体结构 | 第19-20页 |
| 2.2.2 分布式RAM模式 | 第20-22页 |
| 2.2.3 移位寄存器模式 | 第22-23页 |
| 2.2.4 进位链结构 | 第23页 |
| 2.2.5 触发器/锁存器结构 | 第23-24页 |
| 2.3 IOB模块 | 第24-26页 |
| 2.3.1 IOB模块整体结构 | 第24页 |
| 2.3.2 DDR输出寄存器和三态寄存器 | 第24-25页 |
| 2.3.3 DDR输入寄存器 | 第25-26页 |
| 2.4 BLOCKSELECTRAM模块 | 第26-27页 |
| 2.4.1 BlockSelectRAM整体结构 | 第26页 |
| 2.4.2 BlockSelectRAM工作模式 | 第26-27页 |
| 2.5 乘法器模块 | 第27-28页 |
| 2.6 DCM模块 | 第28-30页 |
| 2.6.1 时钟去歪斜功能 | 第29页 |
| 2.6.2 频率综合功能 | 第29-30页 |
| 2.6.3 相移功能 | 第30页 |
| 2.7 内部互联线资源 | 第30-31页 |
| 2.8 本章小结 | 第31-32页 |
| 第三章 SRAM架构的FPGA测试理论和方法论述 | 第32-45页 |
| 3.1 穷举测试和伪穷举测试 | 第32页 |
| 3.2 路径扫描设计 | 第32-34页 |
| 3.2.1 路径扫描的基本结构 | 第32-33页 |
| 3.2.2 组合电路部分的测试生成 | 第33页 |
| 3.2.3 测试码应用 | 第33-34页 |
| 3.3 存储器测试 | 第34-42页 |
| 3.3.1 存储器的功能故障类型 | 第35-39页 |
| 3.3.1.1 固定型故障 | 第35-36页 |
| 3.3.1.2 转换故障 | 第36页 |
| 3.3.1.3 耦合故障 | 第36-38页 |
| 3.3.1.4 码敏感故障 | 第38页 |
| 3.3.1.5 时间故障 | 第38页 |
| 3.3.1.6 外围逻辑故障 | 第38-39页 |
| 3.3.2 存储器的测试算法 | 第39-42页 |
| 3.3.2.1 MSCAN | 第39页 |
| 3.3.2.2 GALPAT算法 | 第39-40页 |
| 3.3.2.3 ATS序列 | 第40-41页 |
| 3.3.2.4 步进码序列 | 第41页 |
| 3.3.2.5 棋盘测试 | 第41-42页 |
| 3.4 内建自测试 | 第42-44页 |
| 3.5 本章小结 | 第44-45页 |
| 第四章 VIRTEX-Ⅱ型FPGA功能模块及参数测试方法设计 | 第45-61页 |
| 4.1 CLB测试 | 第45-51页 |
| 4.1.1 查找表和多路选择器测试 | 第45-48页 |
| 4.1.1.1 测试原理 | 第45-47页 |
| 4.1.1.2 测试方法 | 第47-48页 |
| 4.1.1.3 测试覆盖率 | 第48页 |
| 4.1.2 进位链和存储单元测试 | 第48-51页 |
| 4.1.2.1 测试原理 | 第48-49页 |
| 4.1.2.2 测试方法 | 第49-50页 |
| 4.1.2.3 测试覆盖率 | 第50-51页 |
| 4.2 BLOCKRAM测试 | 第51-53页 |
| 4.2.1 测试原理 | 第51-52页 |
| 4.2.2 测试方法 | 第52-53页 |
| 4.2.3 测试覆盖率 | 第53页 |
| 4.3 DCM和乘法器以及IOB测试 | 第53-56页 |
| 4.3.1 测试原理 | 第53-54页 |
| 4.3.2 测试方法 | 第54-55页 |
| 4.3.3 测试覆盖率 | 第55-56页 |
| 4.4 直流参数测试 | 第56-58页 |
| 4.4.1 静态电源电流测试 | 第57页 |
| 4.4.2 数据保持电压测试 | 第57页 |
| 4.4.3 输入输出漏电流测试 | 第57-58页 |
| 4.4.4 输入输出电平阈值测试 | 第58页 |
| 4.4.5 管脚上下拉电流测试 | 第58页 |
| 4.5 交流参数测试 | 第58-60页 |
| 4.5.1 输入/输出延迟时间测试 | 第58-59页 |
| 4.5.2 建立保持时间测试 | 第59页 |
| 4.5.3 DCM开关参数测试 | 第59-60页 |
| 4.6 本章小结 | 第60-61页 |
| 第五章 基于J750的VIRTEX-Ⅱ型FPGA测试流程 | 第61-66页 |
| 5.1 SRAM架构FPGA在ATE上的通用测试流程简述 | 第61-62页 |
| 5.2 XC2V1000测试流程 | 第62-65页 |
| 5.2.1 XC2V1000内部资源定位方法 | 第62-63页 |
| 5.2.2 生成配置文件和仿真波形文件 | 第63-65页 |
| 5.3 本章小结 | 第65-66页 |
| 第六章 VIRTEX-Ⅱ型FPGA在J750上的测试实现 | 第66-83页 |
| 6.1 SRAM架构FPGA在J750上的自动测试方法 | 第66-69页 |
| 6.1.1 FPGA的配置模式 | 第66-67页 |
| 6.1.2 在自动测试理论和步骤 | 第67-69页 |
| 6.2 PERL脚本语言的运用 | 第69-72页 |
| 6.2.1 用户约束文件扩展 | 第70页 |
| 6.2.2 配置文件转换 | 第70页 |
| 6.2.3 波形文件转换 | 第70-72页 |
| 6.3 J750测试系统简介 | 第72-77页 |
| 6.3.1 硬件结构 | 第72-76页 |
| 6.3.2 软件结构 | 第76-77页 |
| 6.4 测试实现及结果 | 第77-82页 |
| 6.4.1 测试通信板 | 第78页 |
| 6.4.2 J750测试程序 | 第78-82页 |
| 6.4.2.1 J750测试程序的结构 | 第78-79页 |
| 6.4.2.2 J750测试程序的调试 | 第79-82页 |
| 6.5 本章小结 | 第82-83页 |
| 第七章 结论 | 第83-88页 |
| 7.1 本文的主要贡献 | 第83-86页 |
| 7.2 展望 | 第86-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-92页 |
| 攻硕期间取得的研究成果 | 第92页 |
